特許
J-GLOBAL ID：200903017194317790

SRAM装置

発明者：
山内 寛行

山内 寛行 について

, 
井東 数雄

井東 数雄 について


出願人/特許権者：
松下電器産業株式会社

松下電器産業株式会社 について


代理人 (1件)： 前田 弘 (外7名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-018595
公開番号（公開出願番号）：特開2002-222874
出願日： 2001年01月26日
公開日（公表日）： 2002年08月09日
要約：
【要約】【課題】 信頼性の高いSRAM装置を提供する。【解決手段】 Aポート用、Bポート用2対のビット線対である(BLa、/BLa)と(BLb、/BLb)とは、それぞれNウェル1を挟んだ左右のPウェル2aおよび2b上にそれぞれビット線対毎に分離されて配置されている。このことによって、AポートとBポートが完全に非同期で動作しても、ビット線対同士の配線間カップリングの影響が抑制・防止される。
請求項（抜粋）：
第1ポートに接続された第1ビット線対と、第2ポートに接続された第2ビット線対と、第1インバータと、入力端子が上記第1インバータの出力端子に接続され、出力端子が上記第1インバータの入力端子に接続された第2インバータとを含むメモリセルを備えるSRAM装置であって、上記メモリセルは、第1導電型の不純物が拡散された第1領域と、上記第1領域に隣接し、上記第1領域を挟んで互いに対向する第2導電型の第2および第3領域とを有し、上記第1ビット線対は、上記第2領域上に配置され、上記第2ビット線対は、上記第3領域上に配置されていることを特徴とするSRAM装置。
IPC (3件)：
H01L 21/8244 ,  H01L 27/11 ,  G11C 11/41
FI (3件)：
H01L 27/10 381 ,  G11C 11/34 K ,  G11C 11/34 345
Fターム (14件)：
5B015HH01 ,  5B015HH03 ,  5B015JJ14 ,  5B015KA38 ,  5B015NN01 ,  5B015PP02 ,  5B015PP04 ,  5F083BS27 ,  5F083BS50 ,  5F083GA12 ,  5F083GA18 ,  5F083LA01 ,  5F083LA17 ,  5F083LA18
引用特許：
出願人引用 (2件)
  • 半導体記憶装置
    公報種別：公開公報   出願番号：特願2000-253078   出願人：三菱電機株式会社
  • 半導体記憶装置
    公報種別：公開公報   出願番号：特願2001-003500   出願人：三菱電機株式会社
審査官引用 (2件)
  • 半導体記憶装置
    公報種別：公開公報   出願番号：特願2000-253078   出願人：三菱電機株式会社
  • 半導体記憶装置
    公報種別：公開公報   出願番号：特願2001-003500   出願人：三菱電機株式会社

前のページに戻る

TOP

BOTTOM