特許

J-GLOBAL ID：200903017236011750

半導体装置

発明者： 山岡 雅直 ,  石橋 孝一郎 ,  松井 重純 ,  長田 健一
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 作田 康夫
公報種別：公開公報
出願番号（国際出願番号）：特願2001-324357
公開番号（公開出願番号）：特開2003-132683
出願日： 2001年10月23日
公開日（公表日）： 2003年05月09日
要約：

【要約】【課題】メモリが混載されたシステムLSIのリーク電流を低減し、スタンバイ状態の消費電力を低減する。【解決手段】システムLSI中のロジック回路には電源スイッチを設け、スタンバイ時にはそのスイッチを遮断してリーク電流を低減する。同時にSRAM回路では、基板バイアスを制御してリーク電流を低減する。

請求項（抜粋）：

複数のMISトランジスタを含む論理回路と、上記論理回路内のMISトランジスタの動作電位供給点と電源線との間に接続された第1スイッチと、複数のスタティック型メモリセルを含むメモリアレイと、上記メモリセルを構成するMISトランジスタの基板電位を状態に応じて変える制御回路とを有する半導体装置。

IPC (4件)：

G11C 11/41 ,  G11C 11/413 ,  G11C 11/417 ,  G11C 11/418

FI (5件)：

G11C 11/34 301 E ,  G11C 11/34 A ,  G11C 11/34 335 C ,  G11C 11/34 305 ,  G11C 11/34 301 B

Fターム (12件)：

5B015HH04 ,  5B015JJ05 ,  5B015JJ07 ,  5B015KA28 ,  5B015KA38 ,  5B015KB36 ,  5B015KB66 ,  5B015KB92 ,  5B015MM06 ,  5B015PP01 ,  5B015PP08 ,  5B015QQ03

引用特許：

審査官引用 (5件)

• 半導体集積回路
  公報種別：公開公報   出願番号：特願平9-066973   出願人：三菱電機株式会社
• 半導体記憶装置
  公報種別：公開公報   出願番号：特願平6-071564   出願人：株式会社東芝
• 特開平4-165670
  
• 特開平4-165670
  
• 特開平1-166400