特許
J-GLOBAL ID:200903064130650922
半導体記憶装置
発明者:
出願人/特許権者:
代理人 (1件):
鈴江 武彦
公報種別:公開公報
出願番号(国際出願番号):特願平6-071564
公開番号(公開出願番号):特開平7-254685
出願日: 1994年03月16日
公開日(公表日): 1995年10月03日
要約:
【要約】【目的】 高速性能とスタンバイ時の低消費電力とを同時に実現した半導体記憶装置を提供することを目的とする。【構成】 本発明では、外部データを記憶する複数のメモリセルと、MISトランジスタを用いて構成されメモリセルに対しデータの読み書きを行うための回路と、スタンバイ時にオフするトランジスタに印加する基板電位を制御して、該トランジスタのスタンバイでのしきい値電圧の絶対値をアクティブ状態より大きくする制御を行う基板電位制御手段2とを備えたことを特徴とする。また本発明では、複数のメモリセルと、前記メモリセルに対して該データの読み書きを行うための回路と、アクティブ状態にあるときにトランジスタの電流路に直接印加する内部電源電圧を、スタンバイ状態にあるときに印加する内部電源電圧より高くする内部電源電圧制御手段4とを備えたことを特徴とする。
請求項(抜粋):
外部から与えられたデータを記憶する複数のメモリセルと、MISトランジスタを用いて構成され、前記メモリセルに対して該データの読み書きを行うための回路と、スタンバイ状態にあるときにカットオフ状態となる前記MISトランジスタに印加する基板電位を制御して、該MISトランジスタのスタンバイ状態でのしきい値電圧の絶対値をアクティブ状態でのしきい値電圧の絶対値より大きくする制御を行う基板電位制御手段とを具備したことを特徴とする半導体記憶装置。
IPC (3件):
H01L 27/04
, H01L 21/822
, H01L 27/10 471
引用特許:
審査官引用 (5件)
-
半導体集積回路
公報種別:公開公報
出願番号:特願平5-075913
出願人:日本電気株式会社
-
半導体装置
公報種別:公開公報
出願番号:特願平5-131634
出願人:株式会社東芝
-
半導体装置
公報種別:公開公報
出願番号:特願平5-071806
出願人:三菱電機株式会社
-
半導体装置
公報種別:公開公報
出願番号:特願平5-289514
出願人:ソニー株式会社
-
特開平3-122896
全件表示
前のページに戻る