特許
J-GLOBAL ID：200903017420696936
半導体集積回路装置
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-162087
公開番号（公開出願番号）：特開平7-130788
出願日： 1994年07月14日
公開日（公表日）： 1995年05月19日
要約：
【要約】【目的】 選択パッドを電源リードに接続するか否かによって語構成を切換えることができるDRAMにおいて、1本の電源リードに対するボンディングの回数を減らす。【構成】 電源パッドMS1を電源リード31の近傍に配置し、電源パッドMS2を電源リード32の近傍に配置した。電源パッドMS1を電源リード31に接続するか否か、さらに電源パッドMS2を電源リード32に接続するか否かによって、語構成が切換わるようにした。
請求項（抜粋）：
パッケージと、前記パッケージ内に収納されかつ複数の第1の所定動作のうちいずれか行なう半導体チップと、各々が前記パッケージの外側から前記半導体チップの周縁にわたって配置された複数のリードとを備え、前記複数のリードは、電源電位を受けるための第1の電源リードと、前記第1の電源リードから離れたところに位置しかつ電源電位を受けるための第2の電源リードとを含み、前記半導体チップ上に配置されかつ前記第1の電源リードに接続された第1の電源パッドと、前記半導体チップ上に配置されかつ前記第2の電源リードに接続された第2の電源パッドと、前記半導体チップ上であって前記第1の電源リードの近傍に配置されかつ前記第1の電源リードに接続される状態と接続されない状態とのいずれかを有する第1の選択パッドと、前記半導体チップ上であって前記第2の電源リードの近傍に配置されかつ前記第2の電源リードに接続される状態と接続されない状態とのいずれかを有する第2の選択パッドと、前記第1および第2の選択パッドの接続状態に応答して前記複数の第1の所定動作のうちいずれかを選択する第1の選択手段とをさらに備えた半導体集積回路装置。
IPC (5件)：
H01L 21/60 301
, H01L 23/50
, H01L 27/04
, H01L 21/822
, H01L 27/10 301
