特許
J-GLOBAL ID:200903017452226672

半導体素子の製造方法及び該方法に利用され得る装置

発明者:
出願人/特許権者:
代理人 (1件): 特許業務法人快友国際特許事務所
公報種別:公開公報
出願番号(国際出願番号):特願2004-064135
公開番号(公開出願番号):特開2005-252173
出願日: 2004年03月08日
公開日(公表日): 2005年09月15日
要約:
【課題】メッキ処理時における薄板型ウェハの破損を回避し、メッキ処理を伴う薄板型半導体ウェハをベースとする半導体素子を効率よく製造する方法を提供すること。【解決手段】上記課題を解決する半導体素子製造方法は、半導体ウェハ1とウェハ保持用粘着テープ6とダイシング用フレーム7とを用意する工程と、前記テープの粘着部6bに前記ウェハの一方の面を貼り付け且つその外側には前記フレームを貼り付けて該テープを介して前記ウェハと前記フレームとを一体に保持する工程と、該ウェハを前記フレームに保持した状態でメッキ処理に要する複数の液剤によって処理して前記ウェハの表面にメッキ層12を形成する工程と、前記ウェハを所定の回路パターンを備える複数のチップ14にダイシングする工程とを含む方法である。【選択図】図1
請求項(抜粋):
メッキ層を備える半導体素子を製造する方法であって、 少なくとも一方の面に前記半導体素子の回路パターンが複数配列するとともに少なくとも一方の面側をメッキ処理しようとする半導体ウェハと、少なくとも一方の面に粘着部が形成されたウェハ保持用粘着テープと、ダイシング用フレームとを用意する工程と、 前記テープの粘着部に、前記ウェハの一方の面を貼り付け且つその外側には前記フレームを貼り付けて、該テープを介して前記ウェハと前記フレームとを一体に保持する工程と、 該ウェハを前記フレームに保持した状態で、メッキ処理に要する複数の液剤によって処理して、前記ウェハの表面にメッキ層を形成する工程と、 前記ウェハを、所定の回路パターンを備える複数のチップにダイシングする工程と、 を含む、製造方法。
IPC (4件):
H01L21/02 ,  C23C18/16 ,  H01L21/301 ,  H01L21/68
FI (4件):
H01L21/02 C ,  C23C18/16 B ,  H01L21/68 N ,  H01L21/78 L
Fターム (12件):
4K022AA05 ,  4K022AA32 ,  4K022AA42 ,  4K022BA35 ,  4K022CA08 ,  4K022CA27 ,  4K022DA01 ,  5F031CA02 ,  5F031HA78 ,  5F031MA34 ,  5F031MA37 ,  5F031PA20
引用特許:
出願人引用 (5件)
全件表示
審査官引用 (3件)

前のページに戻る