D級増幅器

発明者：
出願人/特許権者：
代理人 (2件)：志賀正武 , 渡邊隆
公報種別：公開公報
出願番号（国際出願番号）：特願2005-127648
公開番号（公開出願番号）：特開2005-341550
出願日： 2005年04月26日
公開日（公表日）： 2005年12月08日
要約：

【課題】 ADCを使用することなくデジタル処理によって歪みを低減することができるD級増幅器を提供する。【解決手段】 PWM回路3は演算器2の出力データをパルス幅変調信号に変換し、バッファアンプ4、ローパスフィルタ5を介して、負荷(スピーカ)6へ出力する。デジタルローパスフィルタ7はローパスフィルタ5と同一フィルタ特性を有する。誤差演算器8は入力データとフィルタ7の出力との誤差Δ(z)を演算し、演算器2へ出力する。フィルタ7の出力は、負荷6に加えられるアナログ信号と略同一波形のデジタル信号となり、しかも、このデジタル信号には歪みが含まれていない。したがって、誤差演算器8の出力データΔ(z)は、出力信号の歪に相当するデータとなり、演算器2において入力データからデータΔ(z)を減算し、その減算結果をPWM回路3へ加えることにより、歪みの低減を図ることができる。【選択図】図1

請求項（抜粋）：

入力される信号をパルス幅変調信号に変換するPWM回路と、前記PWM回路の出力を増幅するバッファアンプと、前記バッファアンプの出力の低周波成分を通過させて負荷へ供給するアナログローパスフィルタとを具備するD級増幅器において、前記PWM回路の出力が入力端に加えられるデジタルフィルタであって、前記アナログローパスフィルタと同じフィルタ特性を有するデジタルフィルタと、前記デジタルフィルタの出力とD級増幅器の入力端子の入力信号との差を演算する誤差演算手段と、前記入力端子に加えられる入力信号から前記誤差演算手段の出力を減算し、減算結果を前記PWM回路の入力端へ加える減算手段と、を具備することを特徴とするD級増幅器。

IPC (4件)：

H03F3/217 , H03F1/32 , H03K5/13 , H03K7/08

FI (4件)：

H03F3/217 , H03F1/32 , H03K5/13 , H03K7/08 Z

Fターム (38件)：

5J001AA05 , 5J001BB00 , 5J001BB12 , 5J001CC03 , 5J001DD06 , 5J500AA02 , 5J500AA24 , 5J500AA27 , 5J500AA41 , 5J500AA66 , 5J500AC21 , 5J500AC32 , 5J500AC92 , 5J500AF00 , 5J500AH10 , 5J500AH29 , 5J500AH33 , 5J500AK00 , 5J500AK01 , 5J500AK02 , 5J500AK03 , 5J500AK04 , 5J500AK09 , 5J500AK15 , 5J500AK17 , 5J500AK23 , 5J500AK26 , 5J500AK31 , 5J500AK32 , 5J500AK34 , 5J500AK42 , 5J500AK53 , 5J500AM11 , 5J500AS05 , 5J500AT01 , 5J500AT06 , 5J500NG03 , 5J500WU01

引用特許：

出願人引用 (5件)

特開昭59-183510号公報
ディジタル増幅器の出力段からの雑音およびエラーを補償するための回路
公報種別：公表公報出願番号：特願2000-597893 出願人：テキサスインスツルメンツコペンハーゲンエイピーエス
スイッチングアンプ
公報種別：公開公報出願番号：特願平4-296003 出願人：富士通テン株式会社

全件表示

前のページに戻る