電気光学装置の作製方法

発明者： , , ,
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願平11-191079
公開番号（公開出願番号）：特開2001-024196
出願日： 1999年07月05日
公開日（公表日）： 2001年01月26日
要約：

【要約】【課題】電気光学装置の製造コストを低減する技術を提供する。【解決手段】電気光学装置を形成するTFTの作製方法において、必要とするパターニング回数を極力低減することにより、製造コストの低減を図る。具体的には、ゲート配線をマスクとして活性層に不純物元素を添加した後、該ゲート配線の線幅をパターニング工程を施すことなく狭め、再度不純物元素を添加する。これによりパターニング回数を増やすことなくLDD領域を形成できる。

請求項（抜粋）：

同一基板上にnチャネル型TFT又はpチャネル型TFTで形成された画素部及び駆動回路を少なくとも含む電気光学装置を作製する方法において、基板上に半導体膜を形成する第1工程と、前記半導体膜のうち後に前記nチャネル型TFTに含まれる領域にn型不純物元素を添加し、n型不純物領域(b)を形成する第2工程と、前記第2工程まで終了した半導体膜をパターニングして複数の活性層を形成する第3工程と、前記活性層に接してゲート絶縁膜を形成する第4工程と、前記ゲート絶縁膜の上に導電膜を形成する第5工程と、前記導電膜の上にレジストマスクを形成し、パターニングを行ってゲート配線を形成する第6工程と、前記ゲート配線をマスクとして、前記複数の活性層のうち後に前記nチャネル型TFTに含まれる活性層にn型不純物元素を添加し、n型不純物領域(a)を形成する第7工程と、前記第7工程で用いたレジストマスクを用いて前記ゲート配線をエッチングする第8工程と、前記第8工程で用いたレジストマスクを除去し、ゲート配線をマスクとして、前記nチャネル型TFTに含まれる活性層にn型不純物元素を添加し、n型不純物領域(c)を形成する第9工程と、前記複数の活性層のうち後に前記pチャネル型TFTに含まれる活性層にp型不純物元素を添加し、p型不純物領域を形成する第10工程と、を有することを特徴とする電気光学装置の作製方法。

IPC (6件)：

H01L 29/786 , G02F 1/1345 , G02F 1/1365 , G09F 9/30 338 , H01L 27/08 331 , H01L 21/336

FI (7件)：

H01L 29/78 612 B , G02F 1/1345 , G09F 9/30 338 , H01L 27/08 331 E , G02F 1/136 500 , H01L 29/78 613 A , H01L 29/78 616 A

Fターム (132件)：

2H092GA59 , 2H092JA25 , 2H092JA36 , 2H092JA40 , 2H092JA44 , 2H092JB44 , 2H092JB56 , 2H092JB57 , 2H092JB58 , 2H092KA04 , 2H092KA07 , 2H092KA10 , 2H092KA12 , 2H092KA18 , 2H092KB04 , 2H092KB22 , 2H092KB25 , 2H092MA08 , 2H092MA18 , 2H092MA24 , 2H092MA27 , 2H092MA28 , 2H092MA29 , 2H092MA30 , 2H092MA37 , 2H092MA41 , 2H092NA27 , 2H092RA01 , 2H092RA05 , 5C094AA42 , 5C094AA43 , 5C094AA44 , 5C094BA03 , 5C094BA29 , 5C094BA43 , 5C094CA19 , 5C094DA15 , 5C094EA03 , 5C094EA04 , 5C094EA07 , 5C094GB01 , 5C094HA10 , 5F048AA09 , 5F048AC04 , 5F048BA01 , 5F048BA16 , 5F048BB05 , 5F048BB08 , 5F048BB09 , 5F048BC06 , 5F048BC16 , 5F048BC20 , 5F048BE08 , 5F048BF03 , 5F048BF06 , 5F048BF07 , 5F048BF11 , 5F048BG01 , 5F048BG03 , 5F048BG07 , 5F110AA06 , 5F110AA16 , 5F110BB01 , 5F110BB04 , 5F110CC02 , 5F110DD01 , 5F110DD02 , 5F110DD03 , 5F110DD05 , 5F110DD13 , 5F110DD14 , 5F110DD15 , 5F110DD17 , 5F110DD24 , 5F110EE02 , 5F110EE04 , 5F110EE05 , 5F110EE06 , 5F110EE08 , 5F110EE14 , 5F110EE15 , 5F110EE28 , 5F110EE34 , 5F110EE48 , 5F110FF04 , 5F110FF30 , 5F110GG01 , 5F110GG02 , 5F110GG13 , 5F110GG14 , 5F110GG25 , 5F110GG32 , 5F110GG33 , 5F110GG34 , 5F110GG42 , 5F110GG43 , 5F110GG52 , 5F110HJ01 , 5F110HJ04 , 5F110HJ13 , 5F110HJ18 , 5F110HJ23 , 5F110HL03 , 5F110HL04 , 5F110HL06 , 5F110HL12 , 5F110HL23 , 5F110HM14 , 5F110HM15 , 5F110NN02 , 5F110NN03 , 5F110NN04 , 5F110NN22 , 5F110NN23 , 5F110NN24 , 5F110NN27 , 5F110NN35 , 5F110NN72 , 5F110NN73 , 5F110PP01 , 5F110PP02 , 5F110PP03 , 5F110PP10 , 5F110PP27 , 5F110PP34 , 5F110PP35 , 5F110QQ01 , 5F110QQ04 , 5F110QQ05 , 5F110QQ11 , 5F110QQ25 , 5F110QQ28

引用特許：

審査官引用 (3件)

トップゲート型薄膜トランジスタ及びその製造方法
公報種別：公開公報出願番号：特願平10-111175 出願人：日本電気株式会社
アクティブマトリクス型表示装置およびその作製方法
公報種別：公開公報出願番号：特願平8-315486 出願人：株式会社半導体エネルギー研究所, シャープ株式会社
アクティブマトリクス液晶ディスプレイおよびその製法
公報種別：公開公報出願番号：特願平7-119961 出願人：三菱電機株式会社

前のページに戻る