特許
J-GLOBAL ID：200903062601973724

トップゲート型薄膜トランジスタ及びその製造方法

発明者：
奥村 展

奥村 展 について


出願人/特許権者：
日本電気株式会社

日本電気株式会社 について


代理人 (1件)： 藤巻 正憲
公報種別：公開公報
出願番号（国際出願番号）：特願平10-111175
公開番号（公開出願番号）：特開平11-307777
出願日： 1998年04月21日
公開日（公表日）： 1999年11月05日
要約：
【要約】 (修正有)【課題】 ゲート電極の信頼性の向上、低抵抗化、更にリーク電流を低減でき、薄膜トランジスタ製造工程の高スループット化及び低コスト化を可能とするトップゲート型薄膜トランジスタ及びその製造方法を提供する。【解決手段】 絶縁基板1上に下地絶縁膜2を堆積する。次に、シリコン薄膜を堆積し、レーザアニール法によりポリシリコン薄膜3を形成する。ポリシリコン薄膜3をアイランド化して、ゲート絶縁膜4を堆積する。次に、下層ゲート電極としてマイクロクリスタルシリコン薄膜5を堆積した後、上層ゲート電極として金属薄膜6を続けて堆積する。これらをパターニングして2層ゲート電極を形成するとき、上層金属薄膜6のみサイドエッチング部を形成する。その後、イオンドーピング法等によりゲート絶縁膜4を介して、ポリシリコン薄膜3に選択的に不純物を導入すると、ソース・ドレイン領域7とLDD領域8が同時に形成される。
請求項（抜粋）：
絶縁性基板と、この絶縁性基板上に形成されチャネル領域及びソース・ドレイン領域を構成するポリシリコン薄膜と、このポリシリコン薄膜上に形成されたゲート絶縁膜と、このゲート絶縁膜上に形成され上層金属薄膜及び下層マイクロクリスタルシリコン薄膜の2層構造からなるゲート電極と、を有することを特徴とするトップゲート型薄膜トランジスタ。
IPC (3件)：
H01L 29/786 ,  H01L 21/336 ,  H01L 29/78
FI (4件)：
H01L 29/78 616 A ,  H01L 29/78 301 G ,  H01L 29/78 617 L ,  H01L 29/78 627 B
引用特許：
出願人引用 (13件)
全件表示
審査官引用 (13件)
全件表示

前のページに戻る

TOP

BOTTOM