特許

J-GLOBAL ID：200903017734803630

マルチチップ半導体装置

発明者： 佐々木 圭一 ,  松尾 美恵 ,  早坂 伸夫 ,  奥村 勝弥
出願人/特許権者： 株式会社東芝
代理人 (6件)： 鈴江 武彦 ,  河野 哲 ,  中村 誠 ,  蔵田 昌俊 ,  村松 貞男 ,  橋本 良郎
公報種別：公開公報
出願番号（国際出願番号）：特願2004-119405
公開番号（公開出願番号）：特開2004-228598
出願日： 2004年04月14日
公開日（公表日）： 2004年08月12日
要約：

【課題】 装置の平面面積が小さく、かつ放熱性に優れたマルチチップ半導体装置を提供すること。【解決手段】 素子が集積形成されたシリコン基板2を有するチップ11 ,12 ,13 を積層してなるマルチチップ半導体装置において、隣り合う上下の2つのチップ11 ,12 の間に、貫通孔内に導電性プラグ4が形成された接続基板311 を設け、チップ11 ,12 を導電性プラグ4を介して互いに電気的に接続し、かつチップ11 ,12 の放熱性を改善するために、接続基板311 内にそれよりも熱伝導率の高い金属プレート32を設ける。チップ12 ,13 についても同様の手法により、チップ12 ,13 を接続し、かつチップ12 ,13 の放熱性を改善する。【選択図】 図8

請求項（抜粋）：

素子が集積形成された半導体基板を有するチップを複数積層してなるマルチチップ半導体装置において、 隣り合う上下の2つのチップの間には、貫通孔内に導電性プラグが形成された接続基板が設けられ、かつ前記2つのチップはそれぞれバンプを介して前記導電性プラグに電気的に接続し、かつ前記接続基板は発熱部を有することを特徴とするマルチチップ半導体装置。

IPC (4件)：

H01L25/065 ,  H01L21/60 ,  H01L25/07 ,  H01L25/18

FI (2件)：

H01L25/08 Z ,  H01L21/60 321Z

引用特許：

審査官引用 (4件)

• 半導体集積回路の実装方法
  公報種別：公開公報   出願番号：特願平3-206656   出願人：富士通株式会社
• プリント基板
  公報種別：公開公報   出願番号：特願平7-158638   出願人：日本ビクター株式会社
• 中継基板、その製造方法、中継基板付き基板、基板と中継基板と取付基板とからなる構造体、その製造方法およびその構造体の分解方法
  公報種別：公開公報   出願番号：特願平8-207743   出願人：日本特殊陶業株式会社
• 特開昭60-160645