特許
J-GLOBAL ID：200903017774462282
半導体装置及びその製造方法
発明者：
出願人/特許権者：
代理人 (4件)：
板垣 孝夫
, 森本 義弘
, 笹原 敏司
, 原田 洋平
公報種別：公開公報
出願番号（国際出願番号）：特願2005-148846
公開番号（公開出願番号）：特開2006-049828
出願日： 2005年05月23日
公開日（公表日）： 2006年02月16日
要約：
【課題】 製造工程が簡易で、隣接素子間容量の低減及び応力緩和された溝型素子分離領域を備えた半導体装置を提供する。【解決手段】 半導体基板1上に埋め込み絶縁層2及び半導体層3が形成され、半導体層3上に開口部を有するフィールド絶縁膜6が形成されている。そして、分離溝4がフィールド絶縁膜6の開口部の内側に位置する半導体層3を貫通し、埋め込み絶縁層2まで到達するように形成されている。そして、絶縁膜7がフィールド絶縁膜6上を覆いかつ分離溝4の上方を周辺から内側に向かって庇形状で覆うように形成されている。そして、側壁絶縁膜5が絶縁膜7の開口部を塞ぎ、かつ分離溝4内に空洞8を内包するように形成されている。【選択図】 図1
請求項（抜粋）：
半導体層に形成された分離溝と、
前記分離溝の上方に開口部を有し、前記分離溝の上方を周辺から内側に向かって庇形状で覆うように前記半導体層上に形成された第1の絶縁膜と、
前記分離溝内に空洞を内包し、かつ前記第1の絶縁膜及び前記分離溝の内壁面を覆うように形成された第2の絶縁膜とを備え、
前記第1の絶縁膜の開口部は、前記第2の絶縁膜によって塞がれていることを特徴とする半導体装置。
IPC (3件)：
H01L 21/764
, H01L 21/76
, H01L 21/762
H01L21/76 A
, H01L21/76 L
, H01L21/76 D
5F032AA01
, 5F032AA13
, 5F032AA35
, 5F032AA44
, 5F032AA67
, 5F032AA69
, 5F032AC02
, 5F032BB01
, 5F032DA02
, 5F032DA25
, 5F032DA26
, 5F032DA27
, 5F032DA53
, 5F032DA80
