特許
J-GLOBAL ID：200903017872605849
バッファ回路
発明者：
,
出願人/特許権者：
代理人 (1件)：
田澤 博昭 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-048213
公開番号（公開出願番号）：特開平10-247847
出願日： 1997年03月03日
公開日（公表日）： 1998年09月14日
要約：
【要約】【課題】 第1の期間から第2の期間に移行させる場合、信号線1,2の寄生容量が大きくなると、インバータ6,7が放電に長期間を要するため高速にデータ転送が行えなくなる課題があった。【解決手段】 P型MOSトランジスタ51及びN型MOSトランジスタ53,55を介して信号線32から流れ込む電流I1 をグランド56に流し込むとともに、P型MOSトランジスタ52及びN型MOSトランジスタ54,55を介して信号線36から流れ込む電流I2 をグランド56に流し込むようにしたものである。
請求項（抜粋）：
電源に接続された第1及び第2の信号線と、一方の出力端子が上記第1の信号線に接続され、他方の出力端子が上記第2の信号線に接続された第1のラッチ回路と、一方の入力端子が上記第1の信号線と接続される一方、他方の入力端子が上記第2の信号線と接続され、第1及び第3のトランジスタを介して一方の入力端子から流れ込む電流をグランドに流し込むとともに、第1のトランジスタと等価の抵抗分を有する第2のトランジスタ及び第3のトランジスタを介して他方の入力端子から流れ込む電流をグランドに流し込む感知増幅回路と、上記感知増幅回路における第1及び第2のトランジスタの出力側電圧をそれぞれ基準電圧と比較し、その比較結果に対応する論理信号を第2のラッチ回路の各入力端子に転送するデータ転送手段とを備えたバッファ回路。
IPC (4件)：
H03K 19/0175
, G11C 11/417
, G11C 19/00
, H03K 3/037
H03K 19/00 101 Z
, G11C 19/00 F
, H03K 3/037 Z
, G11C 11/34 305
出願人引用 (6件)
全件表示
審査官引用 (6件)
全件表示
前のページに戻る
