半導体試験装置

発明者：
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願平11-113327
公開番号（公開出願番号）：特開2000-304832
出願日： 1999年04月21日
公開日（公表日）： 2000年11月02日
要約：

【要約】【課題】TG側においてエッジストローブ信号とマルチウィンドウストローブ信号とを1本に統合して供給することでTGとDC間におけるストローブ信号の本数を低減可能とする半導体試験装置を提供する。【解決手段】TG側からDC側へ供給するストローブ信号の1本毎において、TG内において2つのエッジを規定する第1パルス発生手段と第2パルス発生手段を具備し、発生形態を選択する制御信号を受けて、第1に、エッジストローブ信号として出力するときは第1パルス発生手段のエッジパルスを両用ストローブ信号としてTGから出力し、第2に、マルチウィンドウストローブ信号として出力するときは第1パルス発生手段のエッジパルスで前縁を規定し、第2パルス発生手段のエッジパルスで後縁を規定したウィンドウパルスを両用ストローブ信号としてTGから出力するエッジ/ウィンドウ生成部を具備する半導体試験装置。

請求項（抜粋）：

被試験デバイス(DUT)から出力される応答信号をハイ/ローの2本の論理信号に変換し、変換した2本の論理信号を論理比較器(DC)へ供給し、タイミング発生器(TG)はエッジストローブ信号とマルチウィンドウストローブ信号の両方を発生して該DCへ供給し、一方のエッジストローブ信号は当該エッジの瞬間タイミングで入力の論理信号をラッチして後段の比較判定に使用し、他方のマルチウィンドウストローブ信号は前縁エッジと後縁エッジが規定されたウィンドウ期間に対して入力の論理信号を検出ラッチして後段の比較判定に適用する構成を備える半導体試験装置において、TG側からDC側へ供給するストローブ信号の1本毎において、TG内において2つのエッジを規定する第1パルス発生手段と第2パルス発生手段と、第1に、エッジストローブ信号として出力するときは第1パルス発生手段のエッジパルスを両用ストローブ信号としてTGから出力し、第2に、マルチウィンドウストローブ信号として出力するときは第1パルス発生手段のエッジパルスで前縁を規定し、第2パルス発生手段のエッジパルスで後縁を規定したウィンドウパルスを両用ストローブ信号としてTGから出力するエッジ/ウィンドウ生成部と、を具備していることを特徴とする半導体試験装置。

Fターム (7件)：

2G032AA07 , 2G032AC03 , 2G032AE08 , 2G032AE10 , 2G032AG04 , 2G032AG07 , 2G032AH04

引用特許：

審査官引用 (7件)

特開平3-210486
特開昭61-022500
特開昭63-172975

全件表示

前のページに戻る