特許
J-GLOBAL ID：200903018141424094

半導体装置の製造方法

発明者：
深沢 正永

深沢 正永 について

, 
門村 新吾

門村 新吾 について


出願人/特許権者：
ソニー株式会社

ソニー株式会社 について


代理人 (1件)： 佐藤 隆久
公報種別：公開公報
出願番号（国際出願番号）：特願平10-001562
公開番号（公開出願番号）：特開平11-194499
出願日： 1998年01月07日
公開日（公表日）： 1999年07月21日
要約：
【要約】【課題】下塗り反射防止膜を用い、レジスト膜のパターンサイズと絶縁膜のパターン加工されたサイズの寸法変換差を制御可能にする。【解決手段】基板10上に形成された絶縁膜20の上層にフッ素を含有する有機化合物を含有する反射防止膜21aを形成し、反射防止膜21aの上層に所定のパターンに沿ってレジスト膜Rを形成する。次に、レジスト膜Rをマスクとして反射防止膜21aからフッ素あるいはフルオロカーボンの活性種を放出させながら反射防止膜21aをエッチングし、レジスト膜Rをマスクとして絶縁膜20をエッチングする。
請求項（抜粋）：
基板上に形成された絶縁膜を所定のパターンに沿ってエッチング加工する半導体装置の製造方法であって、前記絶縁膜の上層にフッ素を含有する有機化合物を含有する反射防止膜を形成する工程と、前記反射防止膜の上層に前記パターンに沿ってレジスト膜を形成する工程と、前記レジスト膜をマスクとして前記反射防止膜からフッ素あるいはフルオロカーボンの活性種を放出させながら前記反射防止膜をエッチングする工程と、前記レジスト膜をマスクとして前記絶縁膜をエッチングする工程とを有する半導体装置の製造方法。
IPC (4件)：
G03F 7/11 503 ,  G03F 7/40 521 ,  H01L 21/027 ,  H01L 21/3065
FI (4件)：
G03F 7/11 503 ,  G03F 7/40 521 ,  H01L 21/30 574 ,  H01L 21/302 H
引用特許：
審査官引用 (9件)
全件表示

前のページに戻る

TOP

BOTTOM