特許
J-GLOBAL ID：200903018228675891

コンピュータシステムおよびそのクロック制御方法

発明者：
藤沢 建三

藤沢 建三 について

, 
戸井田 孝志

戸井田 孝志 について


出願人/特許権者：
シチズン時計株式会社

シチズン時計株式会社 について


公報種別：公開公報
出願番号（国際出願番号）：特願平5-168562
公開番号（公開出願番号）：特開平7-005948
出願日： 1993年06月15日
公開日（公表日）： 1995年01月10日
要約：
【要約】【構成】 中央処理装置309と、中央処理装置の制御下で動作するシステムロジック307と、周辺回路と、周辺回路が必要とする周波数より低い周波数の水晶振動子100と、PLL内蔵チップ300とを備え、PLL内蔵チップは水晶発振器101と、分周回路302と、周波数シンセサイザー303と、中央処理装置の指示により周波数シンセサイザーを制御し、さらにシステムロジックと周辺回路へのクロックをオン/オフするクロックON/OFF回路314を制御する中央処理装置クロック切り換えタイミング発生回路311とを有するコンピュータシステムおよびそのクロック制御方法。【効果】 PLL内蔵チップを使用することにより、コンピュータシステムの消費電力を低減し、さらに発生するノイズを極めて低くし、電子回路の基板実装を簡素化でき、クロックラインの信頼性を高くすることができる。
請求項（抜粋）：
中央処理装置と、中央処理装置の制御下で動作するシステムロジックと、周辺回路と、周辺回路が必要とする周波数より低い周波数の水晶振動子と、PLL内蔵チップとを備え、PLL内蔵チップは水晶発振器と、分周回路と、周波数シンセサイザーと、中央処理装置の指示により周波数シンセサイザーを制御し、さらにシステムロジックと周辺回路へのクロックをオン/オフするクロックON/OFF回路を制御する中央処理装置クロック切り換えタイミング発生回路とを有することを特徴とするコンピュータシステム。
引用特許：
審査官引用 (19件)
  • 特開昭63-163912
  • 特公平4-012842
  • 特開平4-349515
全件表示

前のページに戻る

TOP

BOTTOM