特許
J-GLOBAL ID：200903018411747877

半導体装置及びその製造方法

発明者：
渡邉 正樹

渡邉 正樹 について


出願人/特許権者：
日本電気株式会社

日本電気株式会社 について


代理人 (1件)： 山下 穣平
公報種別：公開公報
出願番号（国際出願番号）：特願平9-229278
公開番号（公開出願番号）：特開平11-067899
出願日： 1997年08月26日
公開日（公表日）： 1999年03月09日
要約：
【要約】【課題】 半導体装置において同層配線間に形成される空洞の大きさを制御することにより配線間容量を所望値に設定する。同層配線間容量を正確に見積もり、実際に製造される半導体装置の特性を容易且つ正確に予測する。【解決手段】 配線204a〜204fを有する配線層の隣接配線間に絶縁膜203が形成され、絶縁膜203には隣接配線間のうちのいくつかに空洞205が形成されている。その製造に際し、空洞205を形成すべき隣接配線間を規定する配線204a〜204d間の寸法をd1 となるようにし、空洞を形成しない隣接配線間を規定する配線204d〜204f間の寸法をd1 より大きいd2となるようにしする。このような配線204a〜204fを覆うように絶縁層203を形成することにより、隣接配線204a〜204d間においてのみ絶縁膜203に略同一の大きさの空洞205を形成する。
請求項（抜粋）：
複数の配線を有する少なくとも1層の配線層をもつ半導体装置において、前記配線層の隣接配線間には絶縁膜が形成されており、該絶縁膜には前記隣接配線間のうちのいくつかに空洞が形成されており、これら空洞の形成されている隣接配線間の寸法は略同一であることを特徴とする半導体装置。
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM