特許
J-GLOBAL ID:200903018591034318
配線基板の製造方法および半導体装置の製造方法
発明者:
,
出願人/特許権者:
代理人 (1件):
伊東 忠彦
公報種別:公開公報
出願番号(国際出願番号):特願2006-014199
公開番号(公開出願番号):特開2007-013092
出願日: 2006年01月23日
公開日(公表日): 2007年01月18日
要約:
【課題】薄型化が可能であって、高密度配線に対応可能な配線基板の製造方法および半導体装置の製造方法を提供する。【解決手段】支持基板上に第1のソルダーレジスト層102を形成し、第1のソルダーレジスト層102に第1の開口部を形成し、第1の開口部に電極を103形成する。電極103上に絶縁層104を形成し、絶縁層104に電極103に接続される配線部106を形成する。配線部106上に第2のソルダーレジスト層107を形成し、第2のソルダーレジスト層107に第2の開口部107Aを形成する。支持基板を除去し、配線基板を得る。【選択図】図1E
請求項(抜粋):
支持基板上に第1の開口部を有する第1のソルダーレジスト層を形成する第1の工程と、
前記第1の開口部に電極を形成する第2の工程と、
前記電極上に絶縁層を形成し、当該絶縁層に前記電極に接続される配線部を形成する第3の工程と、
当該配線部上に第2の開口部を有する第2のソルダーレジスト層を形成する第4の工程と、
前記支持基板を除去する第5の工程と、を有することを特徴とする配線基板の製造方法。
IPC (2件):
FI (2件):
H01L23/12 501Z
, H05K3/40 E
Fターム (7件):
5E317AA24
, 5E317BB01
, 5E317BB12
, 5E317CC33
, 5E317CD25
, 5E317CD27
, 5E317GG14
引用特許:
前のページに戻る