特許
J-GLOBAL ID:200903019071234116

半導体記憶装置

発明者:
出願人/特許権者:
代理人 (1件): 鈴江 武彦 (外6名)
公報種別:公開公報
出願番号(国際出願番号):特願平11-077432
公開番号(公開出願番号):特開2000-276896
出願日: 1999年03月23日
公開日(公表日): 2000年10月06日
要約:
【要約】【課題】メモリセル内に不良があっても確実に救済できる半導体記憶装置を提供することを目的としている。【解決手段】半導体記憶装置は、消去時の単位となるブロックコア47-0〜47-n、これらブロックコア中のメモリセルアレイ51に不良が生じた時に救済するためのR/Dブロックコア47-RD、不良ブロックコアのアドレスを記憶するR/Dアドレス記憶部43、及びこのR/Dアドレス記憶部43の出力信号AFiとブロックアドレスバッファ45の出力信号ABLSiとを比較するR/Dアドレス比較部44を備えている。比較結果が一致した場合、R/Dブロックコア47-RD中のブロックデコーダ53を選択状態、不良ブロックコア中のブロックデコーダ53を強制非選択状態とし、不良ブロックコアをR/Dブロックコア47-RDに置き換えることを特徴としている。
請求項(抜粋):
メモリセルが行列状に配置された複数の第1のメモリブロックと、前記第1のメモリブロックを選択する第1のデコーダと、前記第1のメモリブロックと同一構成の少なくとも1つの第2のメモリブロックと、前記第2のメモリブロックを選択する第2のデコーダと、ブロックアドレス情報を出力するブロックアドレスバッファと、不良ブロックアドレスを記憶する不良ブロックアドレス記憶部と、前記不良ブロックアドレス記憶部に記憶されている不良ブロックアドレスと前記ブロックアドレスバッファから入力されたブロックアドレスとを比較する不良ブロックアドレス比較部とを具備し、前記不良ブロックアドレス比較部で一致が検出されたときに、不良が発生した第1のメモリブロックを選択する前記第1のデコーダを非選択状態とすると共に、前記第2のデコーダを選択状態にすることを特徴とする半導体記憶装置。
IPC (9件):
G11C 29/00 603 ,  G06F 12/06 515 ,  G06F 12/16 310 ,  G11C 16/06 ,  H01L 27/115 ,  H01L 27/10 481 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792
FI (8件):
G11C 29/00 603 Z ,  G06F 12/06 515 N ,  G06F 12/16 310 R ,  H01L 27/10 481 ,  G11C 17/00 639 Z ,  G11C 17/00 639 A ,  H01L 27/10 434 ,  H01L 29/78 371
Fターム (52件):
5B018GA06 ,  5B018HA21 ,  5B018HA25 ,  5B018HA26 ,  5B018HA35 ,  5B018KA15 ,  5B018KA18 ,  5B018NA06 ,  5B018PA01 ,  5B018QA13 ,  5B018QA15 ,  5B018RA11 ,  5B025AA03 ,  5B025AB01 ,  5B025AC01 ,  5B025AD02 ,  5B025AD04 ,  5B025AD05 ,  5B025AD08 ,  5B025AD13 ,  5B025AE08 ,  5B060AA02 ,  5B060AA08 ,  5B060AA14 ,  5B060AB13 ,  5B060AB30 ,  5B060AC11 ,  5B060CA12 ,  5F001AA02 ,  5F001AB08 ,  5F001AD16 ,  5F001AE02 ,  5F001AE03 ,  5F001AE08 ,  5F083EP61 ,  5F083EP62 ,  5F083EP67 ,  5F083ER02 ,  5F083ER19 ,  5F083ER21 ,  5F083ER22 ,  5F083LA04 ,  5F083LA05 ,  5F083LA06 ,  5F083LA10 ,  5F083ZA10 ,  5F083ZA20 ,  5L106AA10 ,  5L106CC04 ,  5L106CC09 ,  5L106CC16 ,  5L106CC21
引用特許:
審査官引用 (2件)

前のページに戻る