特許
J-GLOBAL ID：200903019074788686
半導体装置の素子分離方法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
志賀 正武 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-001022
公開番号（公開出願番号）：特開平10-303290
出願日： 1998年01月06日
公開日（公表日）： 1998年11月13日
要約：
【要約】【課題】 STIを利用した半導体装置の素子分離方法を提供する。【解決手段】 半導体基板100のフィールド領域を露出させ第1・2・3の絶縁膜パターン104a・106a・108aを形成した後、マスクで基板を蝕刻してフィールド領域にトレンチ112を形成する。蒸着と蝕刻とが同時に進行されるプラズマCVD法により埋立ながら、活性領域に突出部115を持つ第4絶縁膜114を形成する。この上にマスク層116を形成した後、突出部115のマスク層116及び第4絶縁膜114の一部を除去して活性領域上の第4絶縁膜114を露出させるマスクパターン116aを形成する。これをマスクとして、露出した第4絶縁膜114を蝕刻し第2絶縁膜パターン106aを露出させる第4絶縁膜パターン114aを形成する。マスクパターン116a、前記第4および第1絶縁膜パターン114a・104aを除去する。
請求項（抜粋）：
半導体基板上に第1絶縁膜、第2絶縁膜及び第3絶縁膜を順次的に形成する段階と、前記第1絶縁膜、第2絶縁膜及び第3絶縁膜をパターニングして前記半導体基板のフィールド領域を露出させる第1絶縁膜パターン、第2絶縁膜パターン及び第3絶縁膜パターンを形成する段階と、前記第1絶縁膜パターン、第2絶縁膜パターン及び第3絶縁膜パターンを蝕刻マスクとして前記半導体基板を蝕刻して前記フィールド領域にトレンチを形成する段階と、前記トレンチが形成された基板全面に蒸着と蝕刻が同時に行われるプラズマCVD法によって前記トレンチを埋立しながら前記トレンチを除外した活性領域上に突出部を持つ第4絶縁膜を形成する段階と、前記第4絶縁膜上にマスク層を形成する段階と、前記突出部に形成された前記マスク層及び第4絶縁膜の一部を蝕刻して活性領域上の前記第4絶縁膜を露出させるマスクパターンを形成する段階と、前記マスクパターンを蝕刻マスクとして前記露出された第4絶縁膜を蝕刻して前記第2絶縁膜パターンを露出させる第4絶縁膜パターンを形成する段階と、前記マスクパターンを除去する段階と、前記第4絶縁膜パターンを前記第1絶縁膜パターンが露出される時まで蝕刻する段階と、前記第1絶縁膜パターンを除去する段階とを含むことを特徴とする半導体装置の素子分離方法。
引用特許：
前のページに戻る
