ワードドライバ回路及びそれを利用したメモリ回路

発明者： , ,
出願人/特許権者：
代理人 (1件)：土井健二
公報種別：公開公報
出願番号（国際出願番号）：特願平7-340615
公開番号（公開出願番号）：特開平9-180444
出願日： 1995年12月27日
公開日（公表日）： 1997年07月11日
要約：

【要約】【課題】サブ・ワードドライバ回路を簡単化し素子数と制御信号を減らす。【解決手段】ワードドライバ回路が、第一、第二の入力端子と、ワード線に接続された出力端子と、ゲートが前記第一の入力端子に接続され、ソースまたはドレイン電極の一方が前記第二の入力端子に接続され、ソースまたはドレイン電極の他方が前記出力端子に接続されたPチャネル型の第一のトランジスタと、ゲートが前記第一の入力端子に接続され、ソースまたはドレイン電極の一方が前記第一の電源に接続され、ソースまたはドレイン電極の他方が前記出力端子に接続されたNチャネル型の第二のトランジスタとを有する。第一の入力端子には、第一のアドレス群をデコードして生成され、第二のトランジスタを導通にするに必要な第一の電位と第一の電源より低い第二の電位の内一方の電位になる第一の選択信号が供給され、第二の入力端子には、ワード線を選択状態にする時の当該電位である第三の電位と第一の電源の電位以下の第四の電位の内一方の電位になる第二の選択信号が供給される。

請求項（抜粋）：

第一の電源とそれより高い第二の電源が供給されるメモリ回路内であって、第一導電型の第一のトランジスタと、該第一のトランジスタとゲートが共通に接続され、ソースまたはドレイン電極の一方が該第一のトランジスタのソースまたはドレイン電極の一方に接続され、ソースまたはドレイン電極の他方が前記第一の電源に接続された第二の導電型の第二のトランジスタとを有し、該第一及び第二のトランジスタの共通に接続されたソースまたはドレイン電極にワード線が接続され、前記共通に接続されたゲート電極に、第一のアドレス信号群をデコードして生成され、前記第二のトランジスタを導通状態にする第一の電位と前記第一の電源より低い第二の電位の内一方の電位になる第一の選択信号が供給され、前記第一のトランジスタのソースまたはドレイン電極の他方の電極に、第二のアドレス信号群をデコードして生成され、前記ワード線の選択状態の電位の第三の電位と前記第一の電源の電位以下の第四の電位の内一方の電位になる第二の選択信号が供給されることを特徴とするワードドライバ回路。

引用特許：

出願人引用 (2件)

半導体記憶装置
公報種別：公開公報出願番号：特願平6-097511 出願人：三菱電機株式会社
半導体記憶装置
公報種別：公開公報出願番号：特願平5-337106 出願人：三菱電機株式会社

審査官引用 (2件)

半導体記憶装置
公報種別：公開公報出願番号：特願平6-097511 出願人：三菱電機株式会社
半導体記憶装置
公報種別：公開公報出願番号：特願平5-337106 出願人：三菱電機株式会社

前のページに戻る