特許
J-GLOBAL ID：200903019617605340
不揮発性半導体メモリのプログラム方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
高月 猛
公報種別：公開公報
出願番号（国際出願番号）：特願平8-248310
公開番号（公開出願番号）：特開平9-106686
出願日： 1996年09月19日
公開日（公表日）： 1997年04月22日
要約：
【要約】【課題】 ビットライン間の絶縁考慮せずにすみ、レイアウト面積及びプログラム動作時に発生するストレスを減少させ得る不揮発性半導体メモリのプログラム方法を提供する。【解決手段】 第1及び第2選択トランジスタの間に多数のメモリセルを直列接続したNANDセルストリングのメモリセルアレイを有する不揮発性半導体メモリのプログラム方法において、ビットラインBLに第1電圧を印加し、第1選択トランジスタのゲートSSLに第1電圧をパスさせる第2電圧を印加する過程と、第1電圧がメモリセルに印加された後にゲートSSLに第1電圧を印加して電流経路を遮断する過程と、この遮断過程に続いて、プログラムするために選択されたメモリセルのワードラインにプログラム電圧を印加し、非選択のワードラインに第1電圧をパスさせる第3電圧を印加する過程と、を実施する。第1電圧は電源電圧より高いものとする。
請求項（抜粋）：
第1及び第2選択トランジスタの間に多数のメモリセルを直列接続した単位ストリングから構成されたメモリセルアレイと、第1選択トランジスタを介しメモリセルのドレインと接続する多数のビットラインと、メモリセルの制御ゲートに接続された多数のワードラインと、を有する不揮発性半導体メモリのプログラム方法において、ビットラインに第1電圧を印加し、第1選択トランジスタのゲートにその第1電圧をパスさせる第2電圧を印加する過程と、前記第1電圧がメモリセルに印加された後に第1選択トランジスタのゲートに前記第1電圧を印加して電流経路を遮断する過程と、この遮断過程に続いて、プログラムするために選択されたメモリセルのワードラインにプログラム電圧を印加し、非選択のワードラインに前記第1電圧をパスさせる第3電圧を印加する過程と、を実施することを特徴とするプログラム方法。
引用特許：
前のページに戻る
