特許
J-GLOBAL ID：200903019723851147
インプットキャプチャ回路の故障検出方法
発明者：
出願人/特許権者：
代理人 (1件)：
鎌田 文二 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-065873
公開番号（公開出願番号）：特開平8-258694
出願日： 1995年03月24日
公開日（公表日）： 1996年10月08日
要約：
【要約】【目的】 回路規模を大きくすることなく、低コストで故障検出を行なうことのできるインプットキャプチャ回路の故障検出方法を提供する。【構成】 タイマTのタイマ値をトリガ入力によってラッチする第1から第4のインプットキャプチャレジスタ(以下キャプチャレジスタ)R1、R2、R3、R4を備えたインプットキャプチャ回路の前記第4のキャプチャレジスタR4のトリガ入力に、他のキャプチャレジスタR1、R2、R3に入力されるトリガ入力をOR回路1を介して入力し、第1から第3のキャプチャレジスタR1、R2、R3がトリガされるごとに第4のキャプチャレジスタR4に同じタイマ値がラッチされるようにする。そして、故障検出の際には第4のキャプチャレジスタR4のレジスタの内容と他のキャプチャレジスタR1、R2、R3のレジスタの内容とが一致するかを検出し、故障検出を行なうことにより、回路規模を大きくすることなく低コストで故障検出を行なえるようにする。
請求項（抜粋）：
タイマとそのタイマの出力するタイマの値をトリガ入力へのトリガ信号でラッチする複数のインプットキャプチャレジスタを備えたインプットキャプチャ回路の、前記複数のキャプチャレジスタの内の一つのレジスタのトリガ入力に、他のキャプチャレジスタのトリガ入力に入力される複数のトリガ信号をOR回路を介して入力し、その入力されたOR信号によりトリガされて前記一つのレジスタにラッチされたタイマの値と、他のキャプチャレジスタにラッチされたタイマの値とを比較し、その比較結果からインプットキャプチャ回路の故障を検出するインプットキャプチャ回路の故障検出方法。
IPC (5件)：
B60T 8/88
, G01M 17/007
, G01R 31/00
, G04F 10/04
, H03K 21/40
B60T 8/88
, G01R 31/00
, G04F 10/04 Z
, H03K 21/40 Z
, G01M 17/00 K
