特許
J-GLOBAL ID:200903019831427270
半導体装置の製造方法
発明者:
,
,
出願人/特許権者:
,
代理人 (1件):
深見 久郎 (外3名)
公報種別:公開公報
出願番号(国際出願番号):特願平7-026608
公開番号(公開出願番号):特開平8-222574
出願日: 1995年02月15日
公開日(公表日): 1996年08月30日
要約:
【要約】【目的】 本発明は、ドライエッチング法によって形成された配線パターンの、側壁面に付着した堆積物を、簡単に除去できる方法を提供することにある。【構成】 基板51の上に、高融点金属層52を形成する。高融点金属層52の上に、レジストパターン53を形成する。レジストパターン53をマスクにして、高融点金属層52をドライエッチング法によりパターニングし、それによって、第1の配線パターン54を形成する。レジストパターン53を除去した後、第1の配線パターン54の側壁面に付着している堆積物52aを、アルコール類を含む洗浄剤で洗浄除去する。
請求項(抜粋):
基板の上に、高融点金属からなる高融点金属層を形成する工程と、前記高融点金属層の上にレジストパターンを形成する工程と、前記レジストパターンをマスクにして前記高融点金属層をドライエッチング法によりパターニングし、それによって、前記高融点金属からなる第1の配線パターンを形成する工程と、前記レジストパターンを除去する工程と、前記第1の配線パターンの側壁面をアルコール類を含む洗浄剤で洗浄する工程と、を備えた半導体装置の製造方法。
IPC (6件):
H01L 21/3213
, H01L 21/28 301
, H01L 21/304 341
, H01L 21/304
, H01L 27/108
, H01L 21/8242
FI (7件):
H01L 21/88 D
, H01L 21/28 301 R
, H01L 21/304 341 L
, H01L 21/304 341 N
, H01L 21/304 341 M
, H01L 27/10 621 C
, H01L 27/10 651
引用特許:
前のページに戻る