特許

J-GLOBAL ID：200903019858795778

炭化けい素半導体基板の製造方法

発明者： 浅井 隆一
出願人/特許権者： 富士電機株式会社
代理人 (1件)： 篠部 正治
公報種別：公開公報
出願番号（国際出願番号）：特願平9-286795
公開番号（公開出願番号）：特開平11-121441
出願日： 1997年10月20日
公開日（公表日）： 1999年04月30日
要約：

【要約】【課題】炭化けい素基板の製造方法において、エピタキシャル成長前の処理としてのエッチング条件を吟味し、キャリア移動度等の素子特性を向上させる。【解決手段】エピタキシャル成長前の下地板の表面を、体積比で3〜15%に希釈した塩酸ガス雰囲気中で1300〜1500°Cに加熱、気相エッチングし、エピタキシャル層を成長する。

請求項（抜粋）：

半導体素子用の炭化けい素基板の製造方法において、エピタキシャル成長前の炭化けい素下地板の表面を、体積比で3〜15%に希釈した塩酸ガス雰囲気中で1300〜1500°Cに加熱、気相エッチングし、エピタキシャル層を成長することを特徴とする炭化けい素半導体基板の製造方法。

IPC (3件)：

H01L 21/3065 ,  C30B 29/36 ,  H01L 21/205

FI (3件)：

H01L 21/302 N ,  C30B 29/36 A ,  H01L 21/205

引用特許：

審査官引用 (2件)

• 合成半導体及び制御されたそのドーピング
  公報種別：公開公報   出願番号：特願平6-038991   出願人：オハイオエアロスペースインスティチュート
• SiC半導体の表面モホロジー制御方法およびSiC半導体薄膜の成長方法
  公報種別：公開公報   出願番号：特願平9-084510   出願人：富士電機株式会社