特許
J-GLOBAL ID：200903019921258419

半導体装置用基板

発明者：
林 浩一郎

林 浩一郎 について

, 
宮川 弘志

宮川 弘志 について


出願人/特許権者：
新光電気工業株式会社

新光電気工業株式会社 について


代理人 (1件)： 綿貫 隆夫 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-330447
公開番号（公開出願番号）：特開平9-172104
出願日： 1995年12月19日
公開日（公表日）： 1997年06月30日
要約：
【要約】【課題】 ソルダレジストで両面を被覆したプリント配線基板の反りを防止し、信頼性の高い半導体装置用基板として提供する。【解決手段】 基板10の一方の面に、半導体素子を搭載するダイアタッチ部12と一端が前記半導体素子と電気的に接続するボンディング部16aを成す配線パターン16とが設けられ、基板の他方の面に、外部接続端子を設けるためのランド部14が設けられ、前記ボンディング部及び前記ランド部を露出して基板の両面がソルダレジスト18によって被覆され、前記基板の一方の面の前記ソルダレジストの被覆面積と前記基板の他方の面の前記ソルダレジストの被覆面積との比率が約1:1.3〜1:1.7であり、かつ、前記基板の一方の面を被覆するソルダレジストの厚さと前記基板の他方の面を被覆するソルダレジストの厚さとの比率が3:1〜1.5:1の範囲であることを特徴とする。
請求項（抜粋）：
基板の一方の面に、半導体素子を搭載するダイアタッチ部と一端が前記半導体素子と電気的に接続するボンディング部を成す配線パターンとが設けられ、基板の他方の面に、外部接続端子を設けるためのランド部がビアを介して前記配線パターンと電気的に接続して設けられ、前記ボンディング部及び前記ランド部を露出して基板の両面がソルダレジストによって被覆され、前記基板の一方の面の前記ソルダレジストの被覆面積と前記基板の他方の面の前記ソルダレジストの被覆面積との比率が約1:1.3〜1:1.7であり、かつ、前記基板の一方の面を被覆するソルダレジストの厚さと前記基板の他方の面を被覆するソルダレジストの厚さとの比率が3:1〜1.5:1の範囲であることを特徴とする半導体装置用基板。
引用特許：
出願人引用 (2件) 審査官引用 (2件)

前のページに戻る

TOP

BOTTOM