特許

J-GLOBAL ID：200903020000789689

半導体素子及び半導体素子内蔵型プリント配線板

発明者： 山田 学 ,  今村 圭男
出願人/特許権者： 日本シイエムケイ株式会社
代理人 (11件)： 特許業務法人アルガ特許事務所 ,  有賀 三幸 ,  高野 登志雄 ,  中嶋 俊夫 ,  村田 正樹 ,  山本 博人 ,  的場 ひろみ ,  守屋 嘉高 ,  大野 詩木 ,  松田 政広 ,  野中 信宏
公報種別：公開公報
出願番号（国際出願番号）：特願2006-033263
公開番号（公開出願番号）：特開2007-214402
出願日： 2006年02月10日
公開日（公表日）： 2007年08月23日
要約：

【課題】半導体素子の搭載位置にずれが生じた場合であっても、導通不良のない高品質の半導体素子内蔵プリント配線板を歩留まり良く得ることができる半導体素子及び当該高品質の半導体素子内蔵型プリント配線板を提供する。【解決手段】ベース基板21の所望の位置に接着材15により搭載されて、プリント配線板の内層部に導入される半導体素子20であって、当該半導体素子20がフェイスアップ構造からなり、かつその一方の主面において、自動外観検査機の位置検出用のマーク10が前記半導体素子20の電極パッド11と同一面上に設けられている半導体素子内蔵型のプリント配線板であって、本来の設計位置からずれた位置に搭載された半導体素子20を有し、かつ当該位置ずれした半導体素子20が搭載されたピースについてはその位置ずれした状態に対応せしめて接続ビアが形成されている半導体素子内蔵型プリント配線板。【選択図】図1

請求項（抜粋）：

ベース基板の所望の位置に接着材により搭載されて、プリント配線板の内層部に導入される半導体素子であって、当該半導体素子がフェイスアップ構造からなり、かつその一方の主面において、自動外観検査機の位置検出用のマークが前記半導体素子の電極パッドと同一面上に設けられていることを特徴とする半導体素子。

IPC (1件)：

H01L 23/12

FI (2件)：

H01L23/12 F ,  H01L23/12 501P

引用特許：

出願人引用 (2件)

• 半導体装置およびその製造方法
  公報種別：公開公報   出願番号：特願2004-040837   出願人：カシオ計算機株式会社, 日本シイエムケイ株式会社
• ベリファイ装置
  公報種別：公開公報   出願番号：特願2001-335810   出願人：オリンパス光学工業株式会社