特許
J-GLOBAL ID：200903020007710999

半導体装置、半導体装置のパターン設計方法、および半導体装置のパターン設計装置

発明者：
能宗 弘安

能宗 弘安 について

, 
新川田 裕樹

新川田 裕樹 について

, 
添田 真也

添田 真也 について


出願人/特許権者：
三菱電機株式会社

三菱電機株式会社 について


代理人 (1件)： 高田 守 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-338437
公開番号（公開出願番号）：特開2001-156072
出願日： 1999年11月29日
公開日（公表日）： 2001年06月08日
要約：
【要約】【課題】 本発明は半導体装置に関し、ダミーパターンを用いて配線層の段差を抑制することを目的とする。【解決手段】 半導体装置が備える多層配線構造に含まれるパターンを各層毎に設計する。半導体装置の機能を実現する上で必要な機能パターン92を設計する。機能パターンによって占有されない空き領域の中に、大きさの異なる複数種類のダミーパターン96,98を設計する。ダミーパターンを設計する際には、空き領域94を可能な限り抽出し、それらの中に所定の大きさを有するダミーパターン96を配置する。次に、より小さな空き領域97を可能な限り抽出し、それらの中にダミーパターン98を配置する。
請求項（抜粋）：
多層配線構造を有する半導体装置であって、半導体装置の機能を実現するうえで必要な機能パターンと、半導体装置の所定の層に、前記機能パターンと共に形成されるダミーパターンとを備え、前記ダミーパターンは、大きさの異なる複数種類のパターンを含むことを特徴とする半導体装置。
IPC (8件)：
H01L 21/3205 ,  G06F 17/50 ,  H01L 21/82 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 27/10 461 ,  H01L 27/108 ,  H01L 21/8242
FI (8件)：
H01L 27/10 461 ,  H01L 21/88 S ,  G06F 15/60 652 C ,  G06F 15/60 658 M ,  H01L 21/82 C ,  H01L 21/88 K ,  H01L 27/04 D ,  H01L 27/10 681 F
Fターム (40件)：
5B046AA08 ,  5B046BA06 ,  5F033HH04 ,  5F033HH09 ,  5F033HH28 ,  5F033HH33 ,  5F033JJ04 ,  5F033JJ09 ,  5F033JJ28 ,  5F033JJ33 ,  5F033KK01 ,  5F033KK28 ,  5F033NN06 ,  5F033NN07 ,  5F033NN37 ,  5F033QQ37 ,  5F033QQ48 ,  5F033RR04 ,  5F033RR15 ,  5F033SS04 ,  5F033VV02 ,  5F033XX01 ,  5F038CA17 ,  5F038CD10 ,  5F038CD18 ,  5F038DF11 ,  5F038EZ09 ,  5F064BB09 ,  5F064BB14 ,  5F064EE02 ,  5F064EE36 ,  5F064EE51 ,  5F064HH13 ,  5F064HH14 ,  5F083AD48 ,  5F083GA30 ,  5F083NA01 ,  5F083PR38 ,  5F083ZA12 ,  5F083ZA28
引用特許：
出願人引用 (6件)
全件表示
審査官引用 (2件)

前のページに戻る

TOP

BOTTOM