特許
J-GLOBAL ID：200903020138850150

自己組織化単分子膜の縁部を用いた狭小形状の形成

発明者：
ジョアンナ アイゼンバーグ

ジョアンナ アイゼンバーグ について

, 
ヴィクラム シー.サンダー

ヴィクラム シー.サンダー について


出願人/特許権者：
ルーセント テクノロジーズ インコーポレーテッド

ルーセント テクノロジーズ インコーポレーテッド について


代理人 (8件)： 岡部 正夫 ,  加藤 伸晃 ,  産形 和央 ,  臼井 伸一 ,  越智 隆夫 ,  本宮 照久 ,  朝日 伸光 ,  三山 勝巳
公報種別：公開公報
出願番号（国際出願番号）：特願2004-151141
公開番号（公開出願番号）：特開2005-033184
出願日： 2004年05月21日
公開日（公表日）： 2005年02月03日
要約：
【課題】半導体基板上に構造物を作製する方法を提供すること。【解決手段】溝部を形成するために、パターン化層がその縁部に隣接して配置された目標領域を形成するように、基層の部分の上に該パターン化層が形成される。自己組織化単分子膜(SAM)が、パターン化層と並べて、ただしパターン化層は除いて前記基層に対して化学的に結合される。基層は目標領域内で除去される。配線は、第1のSAMが目標領域内で第2のSAMと交換されることを除き同様な方法により、形成される。次いで、目標領域の外側の基層が除去されるか、もしくは、導電性金属結晶が目標領域内で成長される。このような構造は、電界効果トランジスタなど多くの能動または受動電子デバイスの製造で有利に使用できる。【選択図】図1C
請求項（抜粋）：
パターン化層がその縁部に隣接して配置された目標領域を形成するように、基層の部分の上に前記パターン化層を形成する工程と、 自己組織化単分子膜(SAM)を前記パターン化層と並べて、ただし前記パターン化層は除いて前記基層に対して化学的に結合させる工程であって、前記SAMは前記目標領域内で未組織性領域を含む工程と、 前記目標領域内の前記基層をエッチングする工程と を含む、基層に溝部を作製する方法。
IPC (6件)：
H01L21/3213 ,  B82B3/00 ,  H01L21/336 ,  H01L29/06 ,  H01L29/786 ,  H01L51/00
FI (8件)：
H01L21/88 C ,  B82B3/00 ,  H01L29/06 601D ,  H01L29/06 601N ,  H01L29/78 616K ,  H01L29/78 617V ,  H01L29/78 617T ,  H01L29/28
Fターム (35件)：
5F033GG00 ,  5F033GG02 ,  5F033HH04 ,  5F033HH07 ,  5F033HH08 ,  5F033HH11 ,  5F033HH13 ,  5F033HH14 ,  5F033MM01 ,  5F033MM02 ,  5F033PP06 ,  5F033PP15 ,  5F033PP19 ,  5F033QQ08 ,  5F033QQ09 ,  5F033QQ13 ,  5F033QQ19 ,  5F033QQ26 ,  5F033QQ27 ,  5F033QQ41 ,  5F033RR04 ,  5F110AA18 ,  5F110CC03 ,  5F110DD05 ,  5F110DD13 ,  5F110EE09 ,  5F110FF01 ,  5F110FF02 ,  5F110FF09 ,  5F110FF27 ,  5F110GG05 ,  5F110GG42 ,  5F110HK02 ,  5F110HK32 ,  5F110QQ19
引用特許：
審査官引用 (3件)

前のページに戻る

TOP

BOTTOM