特許

J-GLOBAL ID：200903020281883425

半導体装置の作製方法

発明者： 浅見 勇臣 ,  一條 充弘 ,  鳥海 聡志
出願人/特許権者： 株式会社半導体エネルギー研究所
公報種別：公開公報
出願番号（国際出願番号）：特願2001-209527
公開番号（公開出願番号）：特開2002-118118
出願日： 2001年07月10日
公開日（公表日）： 2002年04月19日
要約：

【要約】【課題】 現在、良質な膜を得るために、下地膜から非晶質シリコン膜までの形成プロセスは、各々の成膜室にて行われている。これらの成膜条件をそのまま用いて同一成膜室にて下地膜から非晶質シリコン膜までを連続形成すると、結晶化工程で十分に結晶化されない。【解決手段】 水素希釈したシランガスを用いて非晶質シリコン膜を形成することにより、下地膜から非晶質シリコン膜までを同一成膜室内で連続形成しても、結晶化工程で十分に結晶化可能となる。

請求項（抜粋）：

成膜室の内部をフッ素化合物系ガスによりクリーニングを行った後、前記成膜室にて基板上に絶縁膜を形成する第1の工程と、前記成膜室に水素で希釈したシランガスを導入し、プラズマを発生させて前記絶縁膜上にフッ素濃度が1×1018atoms/cm3以下である非晶質シリコン膜を形成する第2の工程と、前記非晶質シリコン膜に対して該非晶質シリコン膜の結晶化を助長する元素を添加する第3の工程と、前記非晶質シリコン膜を加熱処理して結晶化する第4の工程とを有し、前記第1の工程の後、大気に触れることなく前記第2の工程が行われることを特徴とする半導体装置の作製方法。

IPC (6件)：

H01L 21/336 ,  G02F 1/1368 ,  G09F 9/30 338 ,  H01L 21/20 ,  H01L 27/08 331 ,  H01L 29/786

FI (7件)：

G02F 1/1368 ,  G09F 9/30 338 ,  H01L 21/20 ,  H01L 27/08 331 E ,  H01L 29/78 627 B ,  H01L 29/78 627 G ,  H01L 29/78 618 A

Fターム (120件)：

2H092HA06 ,  2H092JA24 ,  2H092KA05 ,  2H092KA18 ,  2H092KB24 ,  2H092KB25 ,  2H092MA08 ,  2H092MA19 ,  2H092MA27 ,  2H092MA30 ,  2H092MA35 ,  2H092NA27 ,  2H092NA29 ,  2H092PA01 ,  2H092PA07 ,  2H092PA10 ,  2H092PA11 ,  2H092RA05 ,  2H092RA10 ,  5C094AA21 ,  5C094AA42 ,  5C094BA03 ,  5C094CA19 ,  5C094DA14 ,  5C094DA15 ,  5C094DB04 ,  5C094EA04 ,  5C094EA07 ,  5C094EB02 ,  5C094HA05 ,  5C094HA06 ,  5C094HA08 ,  5C094HA10 ,  5F048AB10 ,  5F048AC04 ,  5F048BA16 ,  5F048BB09 ,  5F048BC06 ,  5F048BE08 ,  5F048BG07 ,  5F052AA02 ,  5F052AA11 ,  5F052AA17 ,  5F052BA07 ,  5F052BB02 ,  5F052BB07 ,  5F052CA02 ,  5F052CA04 ,  5F052DA02 ,  5F052DB01 ,  5F052DB03 ,  5F052EA15 ,  5F052FA06 ,  5F052FA19 ,  5F052JA01 ,  5F110AA16 ,  5F110BB02 ,  5F110BB04 ,  5F110CC02 ,  5F110CC08 ,  5F110DD01 ,  5F110DD02 ,  5F110DD03 ,  5F110DD05 ,  5F110DD13 ,  5F110DD14 ,  5F110DD15 ,  5F110DD17 ,  5F110EE01 ,  5F110EE02 ,  5F110EE03 ,  5F110EE04 ,  5F110EE06 ,  5F110EE09 ,  5F110EE14 ,  5F110EE23 ,  5F110FF02 ,  5F110FF04 ,  5F110FF12 ,  5F110FF28 ,  5F110FF30 ,  5F110FF36 ,  5F110GG01 ,  5F110GG02 ,  5F110GG13 ,  5F110GG15 ,  5F110GG25 ,  5F110GG32 ,  5F110GG33 ,  5F110GG34 ,  5F110GG45 ,  5F110HJ01 ,  5F110HJ04 ,  5F110HJ12 ,  5F110HJ13 ,  5F110HJ23 ,  5F110HL04 ,  5F110HL06 ,  5F110HL11 ,  5F110HM15 ,  5F110NN03 ,  5F110NN04 ,  5F110NN14 ,  5F110NN22 ,  5F110NN23 ,  5F110NN27 ,  5F110NN34 ,  5F110NN35 ,  5F110NN72 ,  5F110PP03 ,  5F110PP10 ,  5F110PP29 ,  5F110PP34 ,  5F110PP35 ,  5F110QQ09 ,  5F110QQ11 ,  5F110QQ12 ,  5F110QQ24 ,  5F110QQ25 ,  5F110QQ28

引用特許：

審査官引用 (6件)

• 半導体素子からなる半導体回路を備えた半導体装置およびその作製方法
  公報種別：公開公報   出願番号：特願平11-274106   出願人：株式会社半導体エネルギー研究所
• 特開平4-286370
  
• 薄膜トランジスタの製造方法
  公報種別：公開公報   出願番号：特願平6-081496   出願人：株式会社東芝
• シリコン酸化膜の成膜方法及びプラズマCVD成膜装置
  公報種別：公開公報   出願番号：特願平7-304283   出願人：シャープ株式会社
• 半導体装置の作製方法
  公報種別：公開公報   出願番号：特願平6-225851   出願人：株式会社半導体エネルギー研究所
• 特開平4-286370