組み込み自己試験回路装置

発明者： ,
出願人/特許権者：
代理人 (1件)：後藤洋介 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-369011
公開番号（公開出願番号）：特開2002-216301
出願日： 1999年09月30日
公開日（公表日）： 2002年08月02日
要約：

【要約】【課題】記憶媒体に信号を書き込み前記記憶媒体から信号を読み出すためのシステムに用いられる組み込み自己試験を提供することである。【解決手段】システムは、入力読出し信号を受け取るように構成された読出し入力を備えている。可変利得増幅器は、入力読出し信号を増幅するように構成されている。微分器は、記憶媒体の作用をモデル化するために、入力読出し信号を微分するように構成されている。データ出力は、入力読出し信号が前記微分器により処理された後で入力読出し信号から得られるデータを出力する。このようにして、記憶媒体に信号を書き込み前記記憶媒体から信号を読み出すためのシステムにアナログ試験パスが設けられる。

請求項（抜粋）：

記憶媒体に対して信号の書き込み及び読み出しを行なうためのシステムに用いられる組み込み自己試験回路装置において、書込みチャネルプロセッサ書込みパスと、読出しチャネルプロセッサ読出しパスと、デジタルテストパスと、アナログテストパスとを備えたことを特徴とする組み込み自己試験回路装置。

IPC (7件)：

G11B 5/00 , G11B 20/10 321 , G11B 20/18 512 , G11B 20/18 570 , G11B 20/18 572 , G11B 20/18 , G11B 20/18 574

FI (7件)：

G11B 5/00 D , G11B 20/10 321 Z , G11B 20/18 512 D , G11B 20/18 570 Z , G11B 20/18 572 B , G11B 20/18 572 F , G11B 20/18 574 Z

Fターム (12件)：

5D044AB01 , 5D044BC01 , 5D044CC05 , 5D044FG05 , 5D044GK08 , 5D044GL18 , 5D044GL32 , 5D044GM11 , 5D091AA08 , 5D091BB06 , 5D091FF05 , 5D091HH20

引用特許：

出願人引用 (9件)

特開昭63-098574
特開昭63-052522
特開昭58-084571

全件表示

審査官引用 (1件)

情報記録再生装置
公報種別：公開公報出願番号：特願平4-122212 出願人：ソニー株式会社

前のページに戻る