特許
J-GLOBAL ID：200903020583746079
電子回路基板
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
山口 巖
公報種別：公開公報
出願番号（国際出願番号）：特願平7-169450
公開番号（公開出願番号）：特開平9-023055
出願日： 1995年07月05日
公開日（公表日）： 1997年01月21日
要約：
【要約】【目的】能動素子、受動素子チップをマウントしたプリント基板の、チップ上の電極や端子との間の配線の工数を低減し、信頼性を上げる。【構成】マザー基板12にマウントした素子チップ9の三層電極8上に、パワーライン2、ゲートライン3等の配線を形成した各種基板を多層積層した電極基板1のビアホール6を位置合わせし、ビアホール6内に半田層5をコートした球状導体4を挿入し、リフロー炉で一括して接続を行う。
請求項（抜粋）：
配線用の導電体のパターンが形成された絶縁板を積層した多層配線基板の電極と、能動素子、受動素子チップをマウントしたマザー基板の素子チップ上の電極とが接続された電子回路基板において、多層配線基板のビアホール内面の電極と素子チップ上の電極とが、ビアホールに挿入された半田球によって接合されていることを特徴とする電子回路基板。
引用特許：
前のページに戻る
