特許

J-GLOBAL ID：200903020590105518

画像信号処理装置

発明者： 浅田 耕史 ,  大坪 宏安 ,  前田 英一 ,  阪口 知弘
出願人/特許権者： 株式会社日立製作所 ,  株式会社リコー
代理人 (1件)： 高田 幸彦
公報種別：公開公報
出願番号（国際出願番号）：特願平7-022907
公開番号（公開出願番号）：特開平8-221562
出願日： 1995年02月10日
公開日（公表日）： 1996年08月30日
要約：

【要約】【目的】遅延信号を生成するためのメモリを少容量化して回路規模の縮少によるコスト低減、回路の消費電力の軽減をはかる。【構成】入力したデータ信号1をフレームメモリ2に記憶し、このフレームメモリ2から分割したブロック毎にデータ3を逐次読み出して遅延処理を行ない、処理結果を再びフレームメモリ2に書き込むことにより、少ない容量のメモリで1画面分の信号処理を完成する。

請求項（抜粋）：

フレームメモリ(2)と、メモリコントロール部(83)と、信号遅延回路(4)と、信号処理回路(9)とを備えた画像信号処理装置において、前記メモリコントロール部(83)は、入力データ信号(1)を前記フレームメモリ(2)に記憶するように該フレームメモリ(2)を制御する第1の制御と、前記フレームメモリ(2)に記憶したデータを、画面を水平方向にn個のブロックに分割して分割したブロック毎に水平方向のデータ数が(1/n)H分のデータ信号(3)をライン順に読み出すようにフレームメモリ(2)のアドレス(82)を制御する第2の制御と、前記信号処理回路(9)の処理結果を再び該フレームメモリ(2)の読み出したデータに上書きするか他の記憶媒体に記憶し、同様の処理をn個の全ブロックについて行ない、1画面分の信号処理を完了するように該フレームメモリ(2)または他の記憶媒体を制御し、処理結果の画像を出力する第3の制御を実行し、前記信号遅延回路(4)は、前記フレームメモリ(2)から読み出されるデータ信号から1ライン遅延データ信号(6)〜mライン遅延データ信号(8)を生成し、前記信号処理回路(9)は、前記信号遅延回路(4)で生成した各遅延データ信号から画像信号を生成することを特徴とする画像信号処理装置。

IPC (5件)：

G06T 1/60 ,  H04N 5/335 ,  H04N 5/907 ,  H04N 5/937 ,  H04N 5/94

FI (5件)：

G06F 15/64 450 G ,  H04N 5/335 Z ,  H04N 5/907 B ,  H04N 5/94 A ,  H04N 5/93 C

引用特許：

審査官引用 (4件)

• 画面分割符号化装置
  公報種別：公開公報   出願番号：特願平5-000507   出願人：松下電器産業株式会社
• 画像処理装置
  公報種別：公開公報   出願番号：特願平4-223429   出願人：大日本スクリーン製造株式会社
• 符号化装置
  公報種別：公開公報   出願番号：特願平5-095608   出願人：キヤノン株式会社
• 画像処理装置
  公報種別：公開公報   出願番号：特願平4-165748   出願人：富士ゼロックス株式会社