特許

J-GLOBAL ID：200903020674459544

半導体集積回路のIDDQテスト回路

発明者： 橋住 敏広
出願人/特許権者： 日本電気アイシーマイコンシステム株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-275216
公開番号（公開出願番号）：特開2001-099886
出願日： 1999年09月28日
公開日（公表日）： 2001年04月13日
要約：

【要約】【課題】従来のIDDQテスト回路において、スタティック回路の入力値を変えて測定する場合は、再度、通常動作状態にし、センスアンプ回路を動作させ値を変化させる必要がありテスト時間が増加するという欠点がある。【解決手段】アナログ回路1とパターン自動発生回路2とアンド回路ANDにIDDQテスト信号TSが入力され、アンド回路ANDの他方の入力にはテスト用クロック信号TCLKが入力されている、アンド回路ANDは前述の2入力を受けて信号CLKをパターン自動発生回路2に供給する、スタティック回路3にはアナログ回路1の出力とパターン自動発生回路の出力が接続され、IDDQテスト信号TSがテスト状態で、パターン自動発生回路2は、スタティック回路3の最もトグル率が高くなるパターンをTCLK毎に発生させる。従来と比較して約半分のテスト時間で高い故障検出率を得る。

請求項（抜粋）：

定常状態に対して数倍の貫通電流が流れる回路を内蔵する半導体集積回路において、検査実行の指示信号により、前記半導体集積回路が出力する出力値を遮断し、かつパタン自動発生回路の出力を被測定回路であるスタティック回路に供給する手段と、前記貫通電流経路に供給する電源を一時的に遮断または、電流が流れていない待機状態にする遮断手段とを具備し、前記遮断手段による遮断中、外部の電流検出手段を用いて前記半導体集積回路に流れる直流電流を検出し、該半導体集積回路の良否を判定する手段を有することを特徴とする半導体集積回路のIDDQテスト回路。

IPC (5件)：

G01R 31/26 ,  G01R 31/28 ,  G01R 31/319 ,  H01L 27/04 ,  H01L 21/822

FI (4件)：

G01R 31/26 G ,  G01R 31/28 P ,  G01R 31/28 R ,  H01L 27/04 T

Fターム (28件)：

2G003AA07 ,  2G003AA08 ,  2G003AE01 ,  2G003AF06 ,  2G003AH04 ,  2G003AH05 ,  2G003AH10 ,  2G032AA07 ,  2G032AA08 ,  2G032AA09 ,  2G032AD01 ,  2G032AE07 ,  2G032AE12 ,  2G032AG02 ,  2G032AG07 ,  2G032AH03 ,  2G032AH04 ,  2G032AK15 ,  5F038DF01 ,  5F038DF05 ,  5F038DF12 ,  5F038DF14 ,  5F038DF16 ,  5F038DT02 ,  5F038DT04 ,  5F038DT07 ,  5F038DT10 ,  5F038EZ20

引用特許：

審査官引用 (2件)

• 貫通電流防止機能付き集積回路
  公報種別：公開公報   出願番号：特願平5-165602   出願人：富士通株式会社
• 小振幅信号インタフェイス用入力回路
  公報種別：公開公報   出願番号：特願平8-000675   出願人：川崎製鉄株式会社