強誘電体メモリ装置およびその製造方法ならびに混載装置

発明者： , , , ,
出願人/特許権者：
代理人 (1件)：井上一 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-281725
公開番号（公開出願番号）：特開2002-094020
出願日： 2000年09月18日
公開日（公表日）： 2002年03月29日
要約：

【要約】【課題】所望のパターンを有するメモリセルアレイを有する強誘電体メモリ装置およびその製造方法ならびに混載装置を提供する。【解決手段】メモリセルがマトリクス状に配列され、第1信号電極12と、第1信号電極12と交差する方向に配列された第2信号電極16と、少なくとも第1信号電極12と第2信号電極16との交差領域に配置された強誘電体層14と、を含むメモリセルアレイ100と、メモリセルに対して選択的に情報の書き込みもしくは読み出しを行うための周辺回路部200と、を含む。メモリセルアレイ100と周辺回路部200とは、異なる層に配置されている。周辺回路部200は、メモリセルアレイの外側の領域100に形成されている

請求項（抜粋）：

メモリセルがマトリクス状に配列され、第1信号電極と、該第1信号電極と交差する方向に配列された第2信号電極と、少なくとも前記第1信号電極と前記第2信号電極との交差領域に配置された強誘電体層と、を含むメモリセルアレイと、前記メモリセルに対して選択的に情報の書き込みもしくは読み出しを行うための周辺回路部と、を含み、前記メモリセルアレイと前記周辺回路部とは、異なる層に配置され、前記周辺回路部は、前記メモリセルアレイの外側の領域に形成されている、強誘電体メモリ装置。

IPC (3件)：

H01L 27/105 , G11C 11/22 , H01L 27/10 461

FI (3件)：

G11C 11/22 , H01L 27/10 461 , H01L 27/10 444 B

Fターム (24件)：

5F083FR01 , 5F083GA03 , 5F083GA09 , 5F083GA28 , 5F083JA01 , 5F083JA02 , 5F083JA14 , 5F083JA15 , 5F083JA38 , 5F083JA43 , 5F083JA44 , 5F083JA56 , 5F083JA58 , 5F083KA01 , 5F083KA05 , 5F083LA04 , 5F083LA05 , 5F083LA12 , 5F083LA16 , 5F083NA08 , 5F083PR40 , 5F083ZA01 , 5F083ZA13 , 5F083ZA14

引用特許：

審査官引用 (3件)

非破壊型強誘電体メモリ及びその駆動方法
公報種別：公開公報出願番号：特願平7-247859 出願人：オリンパス光学工業株式会社
半導体メモリ及びその作製方法
公報種別：公開公報出願番号：特願平7-083242 出願人：ソニー株式会社
薄膜形成方法、半導体装置及びその製造方法
公報種別：公開公報出願番号：特願平8-059497 出願人：富士通株式会社

前のページに戻る