特許
J-GLOBAL ID:200903020717560775
高分解度クロック回路および高分解度クロック生成方法
発明者:
出願人/特許権者:
代理人 (1件):
佐藤 一雄 (外3名)
公報種別:公開公報
出願番号(国際出願番号):特願平9-239926
公開番号(公開出願番号):特開平11-003133
出願日: 1997年09月04日
公開日(公表日): 1999年01月06日
要約:
【要約】【課題】 高分解度クロック回路装置および低い分解度クロック入力からより高い分解度のクロック出力を生成する方法を従来の技術を利用して提供することを目的とする。【解決手段】 所定のクロック出力を生成し、生成されたクロック出力を複数の出力に分配し、各クロック出力を異なる長さの遅延線に送り、異なる時間に応じて各クロックパルスを遅延させたり位相シフトさせる。遅延線は標本化され、ラッチ回路に送られる。このラッチ回路は、LEP信号が低レベルから高レベルに遷移するときにタイムワードをラッチして、低分解度クロック周期を0.625nsec間隔に分割する。
請求項(抜粋):
タイミング周波数を生成するクロック回路と、前記クロック回路に接続され、そこからの複数の出力を受けるクロック分配回路と、複数の遅延線であって、それぞれの一端が前記クロック分配回路の出力端に接続され、それぞれの前記遅延線は他の前記遅延線とは異なる遅延を実行する、複数の遅延線と、前記複数の遅延線のそれぞれの他端が接続され、制御線が低レベルから高レベルに遷移することで時間が測定され前記遅延線の論理状態がラッチされるときにデータ・ワードをラッチし、低分解度時間から高分解度時間が生成されるラッチ回路と、を備えたことを特徴とする高分解度クロック回路。
IPC (2件):
FI (2件):
G06F 1/04 312 A
, H03K 5/13
引用特許:
審査官引用 (4件)
-
クロツク信号生成回路
公報種別:公開公報
出願番号:特願平3-309343
出願人:日本電気株式会社
-
論理集積回路
公報種別:公開公報
出願番号:特願平3-349023
出願人:株式会社日立製作所
-
特開平3-220814
-
クロック信号発生回路
公報種別:公開公報
出願番号:特願平6-188343
出願人:富士通株式会社
全件表示
前のページに戻る