特許
J-GLOBAL ID:200903020741059114

出力回路

発明者:
出願人/特許権者:
代理人 (1件): 山口 巖
公報種別:公開公報
出願番号(国際出願番号):特願平5-003644
公開番号(公開出願番号):特開平6-216735
出願日: 1993年01月13日
公開日(公表日): 1994年08月05日
要約:
【要約】【目的】出力段の一極性チャンネルのNOSFETと、電源端子と接地端子間に直列に接続され、かつそれらのゲートが互に接続された他極性チャンネルおよび一極性チャンネルの第1および第2のMOSFETとからなる前段のインバータとで構成された出力回路において、出力段のMOSFETのターンオフあるいはターンオン時間を延長する。【構成】前段のインバータの第2のMOSFET4と接地端子との間および第1のMOSFET3と電源端子V1 との間に、それらゲートにスレッシュ電圧より僅かに高い電圧がそれぞれ印加されたMOSFET6およびMOSFET9からなる第1の限流要素および第2の限流要素を設ける。
請求項(抜粋):
出力段の一極性チャンネルのMOSFETと、電源端子と接地端子間に直列に接続され、かつそられのゲートが互に接続された他極性チャンネルおよび一極性チャンネルの第1および第2のMOSFETとからなる前段のインバータとで構成された出力回路において、前記第2のMOSFETと接地端子の間に限流要素(以下第1の限流要素と称する)を設けたことを特徴とする出力回路。
IPC (2件):
H03K 17/16 ,  H03K 17/687
引用特許:
審査官引用 (10件)
  • 特開平3-169121
  • 特開平2-094704
  • 特開平3-135217
全件表示

前のページに戻る