特許
J-GLOBAL ID：200903020804992878
回路シュミレーション装置
発明者：
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願平6-250189
公開番号（公開出願番号）：特開平8-096011
出願日： 1994年09月20日
公開日（公表日）： 1996年04月12日
要約：
【要約】【目的】実際の回路の出力特性のバラツキ分布を正確に把握する。【構成】回路素子値のバラツキや製造工程等のバラツキに関する解析を行うときに、個々のモデルパラメ-タに対して入力部3で入力された複数の回路パラメ-タ値を標本化部4で度数分布デ-タに変換する。変換された度数分布デ-タに基づいて乱数発生部5でモンテカルロ解析に用いる乱数を発生する。発生した乱数を用いて解析部6で回路情報をモンテカルロ解析し、回路パラメ-タ値の分布状況に応じたバラツキ分布の出力特性を得る。
請求項（抜粋）：
入力部と標本化部と乱数発生部と解析部とデ-タ記憶部及びデ-タ出力部とを有し、入力部は回路情報と回路シュミレ-ションを行うときに必要なデバイスモデル式を構成する個々のモデルパラメ-タに対する複数の回路パラメ-タ値を入力し、標本化部は入力された回路パラメ-タ値を度数分布デ-タに変換し、乱数発生部は変換された度数分布デ-タに基づいて乱数で発生し、解析部は発生した乱数を用いてモンテカルロ解析により入力された回路情報のシュミレ-ションを実行し、あらかじめ定められた反復回数だけシュミレ-ションを実行したのち統計的分布デ-タを作成し、デ-タ記憶部は入力された回路情報と回路パラメ-タ値と度数分布デ-タ及び統計的分布デ-タを記憶し、デ-タ出力部はデ-タ記憶部に記憶された各種デ-タを出力することを特徴とする回路シュミレ-ション装置。
引用特許：
前のページに戻る
