特許

J-GLOBAL ID：200903020821414004

半導体装置の製造方法およびその方法により製造された半導体装置

発明者： 松村 明
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 深見 久郎 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願2002-032504
公開番号（公開出願番号）：特開2003-234419
出願日： 2002年02月08日
公開日（公表日）： 2003年08月22日
要約：

【要約】【課題】 容易な加工工程を採用可能としながら、キャパシタ容量の増大を可能とする半導体装置の構造およびその製造方法を提供する。【解決手段】 ウエットエッチングのエッチャントに対するエッチングレートが、第2層間絶縁膜6よりもストレージノード層間絶縁膜4の方が大きく、第2層間絶縁膜6に設けられる第1コンタクトホール6aの開口よりも、ストレージノード層間絶縁膜4に設けられる第1コンタクトホール4bの開口が大きくなるように、ウエットエッチングにより、エッチング処理を行なう。

請求項（抜粋）：

メモリセル領域および周辺領域を有し、前記メモリセル領域には、所定の第1接続領域に電気的に接続される下部電極と、前記下部電極に対して誘電体膜を介在して設けられる上部電極とを備える、半導体装置の製造方法であって、前記第1接続領域の上に第1層間絶縁膜を形成する工程と、前記第1層間絶縁膜の上に、所定のウエットエッチャントに対するウエットエッチング比が、前記第1層間絶縁膜よりも大きい第2層間絶縁膜を形成する工程と、前記メモリセル領域において、前記第1層間絶縁膜および前記第2層間絶縁膜を貫通し、前記第1接続領域にまで達するとともに、前記第1層間絶縁膜と前記第2層間絶縁膜との接続領域において、前記第1層間絶縁膜の内径の方が前記第2層間絶縁膜の内径よりも大きくなるように設けられる第1コンタクトホールを形成する工程と、前記第1コンタクトホールの内面に沿って、円筒状に下部電極を形成する工程と、前記メモリセル領域において、前記第2層間絶縁膜のみを除去する工程と、前記下部電極に対して誘電体膜を介在し、前記下部電極の内周面を埋め込むとともに、外周面を取囲むように上部電極を形成する工程と、を備える、半導体装置の製造方法。

IPC (3件)：

H01L 21/8242 ,  H01L 21/768 ,  H01L 27/108

FI (3件)：

H01L 27/10 621 C ,  H01L 27/10 681 F ,  H01L 21/90 A

Fターム (37件)：

5F033JJ18 ,  5F033JJ19 ,  5F033JJ23 ,  5F033NN06 ,  5F033NN07 ,  5F033NN37 ,  5F033PP06 ,  5F033QQ19 ,  5F033QQ25 ,  5F033QQ37 ,  5F033QQ48 ,  5F033RR04 ,  5F033RR06 ,  5F033RR15 ,  5F033SS04 ,  5F033TT02 ,  5F033VV16 ,  5F083AD24 ,  5F083AD48 ,  5F083AD49 ,  5F083AD62 ,  5F083JA06 ,  5F083JA36 ,  5F083JA39 ,  5F083JA40 ,  5F083JA56 ,  5F083KA19 ,  5F083MA06 ,  5F083MA16 ,  5F083MA17 ,  5F083MA20 ,  5F083PR03 ,  5F083PR05 ,  5F083PR06 ,  5F083PR40 ,  5F083PR42 ,  5F083PR52

引用特許：

審査官引用 (2件)

• 半導体装置およびその製造方法
  公報種別：公開公報   出願番号：特願2000-173755   出願人：三菱電機株式会社, 菱電セミコンダクタシステムエンジニアリング株式会社
• 半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願平11-137628   出願人：ソニー株式会社