特許
J-GLOBAL ID：200903020922644710

電界効果トランジスタ及びその製造方法

発明者：
奥野 昌樹

奥野 昌樹 について


出願人/特許権者：
富士通株式会社

富士通株式会社 について


代理人 (1件)： 横山 淳一
公報種別：公開公報
出願番号（国際出願番号）：特願2005-060213
公開番号（公開出願番号）：特開2006-245378
出願日： 2005年03月04日
公開日（公表日）： 2006年09月14日
要約：
【課題】一度のシリサイド化工程により製造でき、かつ小さなソース及びドレイン抵抗を有するフルシリサイド型電界効果トランジスタを提供する。【解決手段】ソース電極及びドレイン電極11、12の上面が、シリサイドゲート電極2上面より高くする。シリサイドゲート電極2は、シリコンゲート電極2aへの金属の拡散により形成され、ソース電極11及びドレイン電極12は、シリコンゲート電極2より厚いシリコン層11a、12aへの金属拡散により形成する。ゲート電極2よりソース及びドレイン電極11、12が高いから、ソース及びドレイン電極11、12を上面からの金属拡散により半導体基板1の浅い領域に留まるように形成しても、ゲート電極2は完全にシリサイド化される。また、ソース及びドレイン電極が浅いので、接触抵抗が小さい。【選択図】図1
請求項（抜粋）：
半導体基板上に形成されたシリサイドゲート電極と、該シリサイドゲート電極の両側の該半導体基板表面に形成されたソース領域及びドレイン領域とを有する電界効果トランジスタにおいて、 該ソース領域及び該ドレイン領域上に、上面が該シリサイドゲート電極上面より高いシリサイドからなるソース電極及びドレイン電極とを有することを特徴とする電界効果トランジスタ。
IPC (6件)：
H01L 29/78 ,  H01L 21/28 ,  H01L 21/336 ,  H01L 29/417 ,  H01L 29/423 ,  H01L 29/49
FI (5件)：
H01L29/78 301S ,  H01L21/28 301S ,  H01L29/78 301P ,  H01L29/50 M ,  H01L29/58 G
Fターム (49件)：
4M104AA01 ,  4M104BB20 ,  4M104BB21 ,  4M104BB40 ,  4M104CC01 ,  4M104CC05 ,  4M104DD04 ,  4M104DD26 ,  4M104DD37 ,  4M104DD50 ,  4M104DD79 ,  4M104DD84 ,  4M104FF08 ,  4M104GG09 ,  4M104GG10 ,  4M104GG14 ,  4M104HH16 ,  5F140AA10 ,  5F140AA40 ,  5F140BA01 ,  5F140BC06 ,  5F140BF01 ,  5F140BF08 ,  5F140BG08 ,  5F140BG09 ,  5F140BG12 ,  5F140BG14 ,  5F140BG30 ,  5F140BG34 ,  5F140BG39 ,  5F140BG44 ,  5F140BG45 ,  5F140BH06 ,  5F140BH15 ,  5F140BH36 ,  5F140BJ01 ,  5F140BJ08 ,  5F140BJ25 ,  5F140BJ26 ,  5F140BK02 ,  5F140BK13 ,  5F140BK14 ,  5F140BK18 ,  5F140BK22 ,  5F140BK29 ,  5F140BK34 ,  5F140BK38 ,  5F140BK39 ,  5F140CF04
引用特許：
出願人引用 (3件)

前のページに戻る

TOP

BOTTOM