特許
J-GLOBAL ID:200903021010014746

プレビュー機能を備えたプログラマブル回路

発明者:
出願人/特許権者:
代理人 (1件): 吉田 研二 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願2001-119451
公開番号(公開出願番号):特開2002-076130
出願日: 2001年04月18日
公開日(公表日): 2002年03月15日
要約:
【要約】【課題】 恒久的なプログラミングが起きる前に出力をシミュレートまたはプレビューすることができるプログラマブル回路を提供すること。【解決手段】 シミュレートする場合は、スパイクイネーブル入力構造257はプルダウントランジスタ248をデフォルトオープンの状態にする電圧レベルを供給し、外部のエレクトロニクスをテストスパイク入力構造254に取りつける。一方、回路200を恒久的にプログラムする場合は、トランジスタ248を閉じるスパイクイネーブル入力構造257に信号を与えることによって、大きな電流をトランジスタ248内に強制的に流し接合部248aにスパイクを形成し、接地電圧230への短絡回路を生じさせる。こうすれば、恒久的なプログラミングが起きる前に出力をシミュレートすることができる。
請求項(抜粋):
所定の電圧を供給する第1の電圧源に接続可能なプログラマブル回路であって、共通ノードに接続され、第1の信号が置かれると前記プログラマブル回路の状態が一時的に設定される第1の入力構造と、第2の所定の電圧を供給する第2の電圧源および前記共通ノードに接続可能なトランジスタと、前記第1の電圧源と前記共通ノードとの間に接続可能な抵抗と、前記トランジスタに接続された第2の入力構造と、を備え、プログラミングイネーブル信号が前記第2の入力構造に与えられると、プログラミング信号が前記第1の入力構造に与えられ前記回路を恒久的に設定することができることを特徴とするプログラマブル回路。
IPC (3件):
H01L 21/82 ,  H01H 85/00 ,  H03K 19/0944
FI (4件):
H01H 85/00 T ,  H01L 21/82 A ,  H01L 21/82 T ,  H03K 19/094 A
Fターム (17件):
5F064CC09 ,  5F064DD39 ,  5F064FF36 ,  5F064FF45 ,  5F064HH09 ,  5F064HH10 ,  5G502AA01 ,  5G502EE04 ,  5J056AA03 ,  5J056BB59 ,  5J056BB60 ,  5J056CC00 ,  5J056DD12 ,  5J056FF07 ,  5J056FF08 ,  5J056HH00 ,  5J056KK02
引用特許:
審査官引用 (4件)
全件表示

前のページに戻る