特許
J-GLOBAL ID：200903021040078765
キャパシタの電極製造方法
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
八田 幹雄 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-368608
公開番号（公開出願番号）：特開2001-210804
出願日： 2000年12月04日
公開日（公表日）： 2001年08月03日
要約：
【要約】【課題】 半導体装置に用いられるキャパシタ電極製造方法を提供する。【解決手段】 半導体基板上に支持用絶縁膜、酸化タンタル膜を含む蝕刻終了膜及びモールド用犠牲絶縁膜を順次に形成する。モールド用犠牲絶縁膜、蝕刻終了膜及び支持用絶縁膜を順次にパターニングし、ストレージ電極が3次元的な形状を持つように誘導するモールドを形成する。モールド上にモールドの内側面を覆うストレージ電極膜を形成した後、キャパシタ別にストレージ電極を分離する。残留するモールド用犠牲絶縁膜を酸化タンタル膜を蝕刻終了点として選択的に湿式蝕刻して除去する。
請求項（抜粋）：
半導体基板上に前記半導体基板に電気的に連結する導電性プラグをつつむ下部絶縁膜を形成する段階と、前記下部絶縁膜上に支持用絶縁膜を形成する段階と、前記支持用絶縁膜上に酸化タンタル膜を含んでなされる蝕刻終了膜を形成する段階と、前記蝕刻終了膜上にモールド用犠牲絶縁膜を形成する段階と、前記モールド用犠牲絶縁膜、前記蝕刻終了膜及び前記支持用絶縁膜を順次にパターニングして前記導電性プラグを露出するモールドを形成する段階と、前記モールド上に前記モールドの内側面を覆って前記導電性プラグに電気的に連結するストレージ電極膜を形成する段階と、前記ストレージ電極膜を分離してストレージ電極を形成する段階と、分離された前記ストレージ電極により露出される残留する前記モールド用犠牲絶縁膜を前記蝕刻終了膜を蝕刻終了点として選択的に蝕刻して除去する段階とを含むことを特徴とするキャパシタの電極製造方法。
IPC (3件)：
H01L 27/108
, H01L 21/8242
, H01L 21/3065
H01L 27/10 621 C
, H01L 21/302 J
