特許
J-GLOBAL ID:200903021065098280
トラックホールド回路
発明者:
出願人/特許権者:
公報種別:公開公報
出願番号(国際出願番号):特願2001-360516
公開番号(公開出願番号):特開2003-163553
出願日: 2001年11月27日
公開日(公表日): 2003年06月06日
要約:
【要約】【課題】 縦積みトランジスタの数を減らして、低電源電圧動作に適したトラックホールド回路を提供する。【解決手段】 トランジスタブリッジゲート回路をカレントミラー電流スイッチで駆動することにより、低電源電圧動作を可能にした。さらに、カレントミラー回路を用いる場合に、オンオフ切替の高速性を維持するため、カレントミラー電流スイッチを構成するトランジスタがオフしないように、バイアス電流を与える電流源を付加した。
請求項(抜粋):
ベースを共通にし、入力信号を与えられる第1のPNPトランジスタおよび第1のNPNトランジスタと、前記第1のPNPトランジスタのエミッタにそのベースが接続される第2のNPNトランジスタと、前記第1のNPNトランジスタのエミッタにそのベースが接続される第2のPNPトランジスタと、前記第2のNPNトランジスタと前記第2のPNPトランジスタのエミッタを共通とし、その共通エミッタに一端が接続され、他端が接地されるメモリキャパシタと、前記メモリキャパシタの一端に入力が接続されるバッファアンプと、前記バッファアンプの出力がアノードに接続され、カソードが前記第1のPNPトランジスタのエミッタに接続される第1のダイオードと、前記バッファアンプの出力がカソードに接続され、アノードが前記第1のNPNトランジスタのエミッタに接続される第2のダイオードと、前記第1のPNPトランジスタのエミッタと前記第2のNPNトランジスタのベースとの接続点と、正電源との間に設けられる第1の定電流源と、前記第1のNPNトランジスタのエミッタと前記第2のPNPトランジスタのベースとの接続点と、正電源との間に設けられる第2の定電流源とを具備し、前記第1のPNPトランジスタと前記第2のPNPトランジスタのコレクタが負電源に接続され、前記第1のNPNトランジスタと前記第2のNPNトランジスタのコレクタが正電源に接続され、前記バッファアンプの出力を出力とする構成を有するトラックホールド回路であって、前記第1のPNPトランジスタのエミッタと前記第2のNPNトランジスタのベースとの接続点にそのコレクタが接続され、エミッタが負電源に接続される第3のNPNトランジスタと、前記第1のNPNトランジスタのエミッタと前記第2のPNPトランジスタのベースとの接続点にそのコレクタが接続され、エミッタが負電源に接続される第4のNPNトランジスタと、前記第3のNPNトランジスタのベースにそのベースとコレクタが接続され、エミッタが負電源に接続される第5のNPNトランジスタと、前記第4のNPNトランジスタのベースにそのベースとコレクタが接続され、エミッタが負電源に接続される第6のNPNトランジスタと、前記第5および第6のNPNトランジスタのそれぞれのコレクタにそのコレクタが接続され、ベースが正負のクロック信号源に接続される第3および第4のPNPトランジスタと、前記第3および第4のPNPトランジスタの共通エミッタと正電源との間に接続される第3の定電流源とがさらに設けられてなるトラックホールド回路。
Fターム (34件):
5J069AA01
, 5J069AA54
, 5J069AC03
, 5J069CA37
, 5J069CA65
, 5J069FA20
, 5J069HA08
, 5J069HA19
, 5J069HA29
, 5J069HA39
, 5J069KA03
, 5J069KA05
, 5J069KA09
, 5J069KA21
, 5J069MA09
, 5J069MA23
, 5J069SA00
, 5J500AA01
, 5J500AA54
, 5J500AC37
, 5J500AC65
, 5J500AF20
, 5J500AH08
, 5J500AH19
, 5J500AH29
, 5J500AH39
, 5J500AK03
, 5J500AK05
, 5J500AK09
, 5J500AK21
, 5J500AM09
, 5J500AM23
, 5J500AS00
, 5J500CA03
引用特許:
出願人引用 (4件)
-
特開平4-023513
-
信号保持回路
公報種別:公開公報
出願番号:特願平7-243336
出願人:株式会社テラテック
-
サンプルホールド回路
公報種別:公開公報
出願番号:特願平8-124455
出願人:富士写真フイルム株式会社