特許

J-GLOBAL ID：200903021350190131

半導体装置

発明者： 久保 英二 ,  中川 哲也 ,  会田 幸作 ,  葛西 信也 ,  マーク ウォルトン
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 玉村 静世
公報種別：公開公報
出願番号（国際出願番号）：特願2001-112375
公開番号（公開出願番号）：特開2002-247146
出願日： 2001年04月11日
公開日（公表日）： 2002年08月30日
要約：

【要約】【課題】 CPUの負担を増やさず、外付け回路部品も要すること無く、サイドトーンを生成することができる半導体装置を提供する。【解決手段】 DSP(10)と、DSPを制御するCPU(11)と、インタフェース回路(12)とを有する。インタフェース回路は、第1のクロック信号(CLK1)に同期してディジタル信号を入力し前記ディジタル信号処理回路に供給する入力回路(20)と、入力回路に与えられたディジタル信号のゲインを調整可能なゲイン調整回路(21)と、前記ディジタル信号処理回路から供給されたディジタル信号に前記ゲイン調整されたディジタル信号を加算し前記第1のクロック信号に同期して出力する出力回路(22)とを含む。入力回路からゲイン調整回路を介して出力回路に至る信号経路がハードウェアとして形成され、送信用のディジタル信号がこの信号経路を通ることによって所謂サイドトーン処理が行われる。

請求項（抜粋）：

ディジタル信号処理回路と、前記ディジタル信号処理回路を制御するCPUと、第1のクロック信号に同期してディジタル信号を入力して前記ディジタル信号処理回路に与え、前記ディジタル信号処理回路で演算されたディジタルデータを前記第1のクロック信号に同期して出力するインタフェース回路と、を1個の半導体チップに含み、前記インタフェース回路は、第1のクロック信号に同期してディジタル信号を入力し前記ディジタル信号処理回路に供給する入力回路と、入力回路に与えられたディジタル信号のゲインを調整可能なゲイン調整回路と、前記ディジタル信号処理回路から供給されたディジタル信号に前記ゲイン調整されたディジタル信号を加算し前記第1のクロック信号に同期して出力する出力回路と、を含んで成るものであることを特徴とする半導体装置。

IPC (2件)：

H04M 1/00 ,  H04M 1/253

FI (2件)：

H04M 1/00 H ,  H04M 1/253

Fターム (4件)：

5K027AA10 ,  5K027BB03 ,  5K027DD11 ,  5K027DD14

引用特許：

審査官引用 (4件)

• 2線-4線変換ハイブリット回路および2線-4線変換方法
  公報種別：公開公報   出願番号：特願平10-252515   出願人：松下電器産業株式会社
• 歌声合成装置および音楽再生装置
  公報種別：公開公報   出願番号：特願平7-292403   出願人：松下電器産業株式会社
• 音声符号化装置
  公報種別：公開公報   出願番号：特願平8-261094   出願人：日本電気株式会社
• 通信装置
  公報種別：公開公報   出願番号：特願平10-255836   出願人：株式会社東芝