特許
J-GLOBAL ID：200903021468196622
メモリ読出し方法及びメモリ制御装置
出願人/特許権者：
東京エレクトロン株式会社
東京エレクトロン株式会社 について
代理人 (1件)： 佐々木 聖孝
公報種別：公開公報
出願番号（国際出願番号）：特願平8-030144
公開番号（公開出願番号）：特開平9-204355
出願日： 1996年01月25日
公開日（公表日）： 1997年08月05日
要約：
【要約】【課題】 複数個の半導体メモリの同一の記憶番地にそれぞれ格納されているデータを短い時間で読み出し、メモリシステムの性能向上をはかる。【解決手段】 コントローラ10は、たとえば8ビット幅の内部バスFD0 〜7と、全フラッシュ・メモリFM0 〜FMn に共通な各1本の制御線すなわちコマンド・ラッチ・イネーブル制御線FCLE、アドレス・ラッチ・イネーブル制御線FALE、ライト・プロテクト制御線XFWP、ライト・イネーブル制御線XFWE- およびビジー線XFBSY- と、各々のフラッシュ・メモリFM0 〜FMn に個別的に割り当てられた各(n+1)本の制御線すなわちチップ・イネーブル制御線XFCE0- 〜XFCEn- およびリード(出力)・イネーブル制御線XFRE0- 〜XFREn- とを介して、各フラッシュ・メモリFM0 〜FMn に接続されている。内部バスFD0 〜7 は、コントローラ10と各フラッシュ・メモリFM0 〜FMn 間のコマンド、アドレスおよびデータの伝送に兼用される。
請求項（抜粋）：
複数個の半導体メモリの同一の記憶番地にそれぞれ格納されているデータをメモリ制御手段が共通のバスを介して読み出すためのメモリ読出し方法において、前記メモリ制御手段が前記バスを介して前記複数個の半導体メモリに同一の読出し用コマンドを同時に与える第1のステップと、前記第1のステップに続けて前記メモリ制御手段が前記バスを介して前記複数個の半導体メモリに前記記憶番地を指定する同一のアドレスを同時に与える第2のステップと、前記第1および第2のステップでそれぞれ与えられた前記コマンドおよび前記アドレスに応答して前記複数個の半導体メモリが所定時間内に前記アドレスで指定された前記記憶番地よりデータを読み出してそれぞれの出力ポートにセットする第3のステップと、前記所定時間の経過後に前記メモリ制御手段が前記複数個の半導体メモリのそれぞれの出力ポートにセットされている前記読出しデータを前記バスを介して順次個別的に取り込む第4のステップとを有することを特徴とするメモリ読出し方法。
引用特許：
Copyright (c) 2009 Japan Science and Technology Agency. All Rights Reserved