特許
J-GLOBAL ID：200903021586118490

半導体装置の製造方法

発明者：
根岸 均

根岸 均 について

, 
黄金井 宏貞

黄金井 宏貞 について


出願人/特許権者：
日本電気株式会社

日本電気株式会社 について


代理人 (1件)： 菅野 中
公報種別：公開公報
出願番号（国際出願番号）：特願平10-008617
公開番号（公開出願番号）：特開平11-214404
出願日： 1998年01月20日
公開日（公表日）： 1999年08月06日
要約：
【要約】【目的】 T型ゲートを有する半導体装置、特にリセス内にゲート長の小さいゲートを形成するために、ゲート電極の支柱部を絶縁膜で補強し、かつリセス表面を保護し、ゲート電極形成工程の歩留まり改善と結晶表面の汚染をなくして特性のバラツキを低減する。【構成】 結晶膜または結晶のエッチングレートの差を利用して選択的にリセス内のゲート電極の支柱部とリセス表面に絶縁膜を残してゲート電極部を補強し、かつリセス表面を保護をすることにより、ゲートはがれの改善とリセスの結晶表面の汚染を防止し、特性バラツキを低減する。
請求項（抜粋）：
T型ゲート電極およびリセス構造を有する半導体装置の製造方法であって、半導体基板上の少なくともドレイン/ソース電極を形成する結晶上に、第1の絶縁膜、第2の絶縁膜、第3の絶縁膜を形成する工程と、前記第1の絶縁膜,第2の絶縁膜及び第3の絶縁膜の所望の領域をエッチングして第1の開口部を形成する工程と、前記第1の開口部から半導体結晶をエッチングし、リセス構造を形成する工程と、前記第1の開口部側面に第4の絶縁膜からなる側壁を形成する工程と、前記第4の絶縁膜に開口した第2の開口部にゲートメタルを付着させる工程とを有することを特徴とする半導体装置の製造方法。
IPC (3件)：
H01L 21/338 ,  H01L 29/812 ,  H01L 29/41
FI (2件)：
H01L 29/80 F ,  H01L 29/44 Z
引用特許：
審査官引用 (3件)

前のページに戻る

TOP

BOTTOM