単一トランジスタ型強誘電体メモリへのデータ書込み方法

発明者： ,
出願人/特許権者：
代理人 (1件)：杉村暁秀 (外8名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-218215
公開番号（公開出願番号）：特開平10-064255
出願日： 1996年08月20日
公開日（公表日）： 1998年03月06日
要約：

【要約】【課題】単一トランジスタ型強誘電体メモリへのデータ書込みのセル間干渉を効果的に抑制する。【解決手段】 Vを書込み電圧、ストライプ状導電性電極を行電極、半導体ストライプを列電極とする時、その書込み方法がV/3則による第1の手順とそれに引続く第2の手順とを含み、前記第1の手順で着目セルの行電極に+V、列電極に零の電圧が印加されるとともに他の行電極に+V/3、他の列電極に+(2/3)Vの電圧が印加される時には、前記第2の手順で着目セルの行電極には零、列電極に+V/3の電圧が印加されるとともに他の行電極に+V/3、他の列電極に零の電圧が印加され、前記第1の手順で着目セルの行電極に-V、列電極に零の電圧が印加されるとともに他の行電極に-V/3、他の列電極に-(2/3)Vの電圧が印加される時には、前記第2の手順で着目セルの行電極に零、列電極に-V/3の電圧が印加されるとともに他の行電極に-V/3、他の列電極に零の電圧が印加されることからなるようにする。

請求項（抜粋）：

絶縁物基板上列方向に互いに平行な複数のストライプ状pnpあるいはnpn構造の単結晶半導体薄膜を形成し、その上に少なくともこれら半導体ストライプ構造を覆うように強誘電体薄膜を堆積させ、さらにその上に前記複数のストライプ状半導体薄膜とほぼ直角の行方向に互いに平行な複数のストライプ状導電性電極を被覆して、半導体ストライプとストライプ状導電性電極との交点に形成されるトランジスタを各々1つの記憶セルとする単一トランジスタ型強誘電体メモリへのデータ書込みにあたり、Vを書込み電圧、ストライプ状導電性電極を行電極、半導体ストライプを列電極とする時、その書込み方法がV/3則による第1の手順とそれに引続く第2の手順とを含み、前記第1の手順で着目セルの行電極に+V、列電極に零の電圧が印加されるとともに他の行電極に+V/3、他の列電極に+(2/3)Vの電圧が印加される時には、前記第2の手順で着目セルの行電極には零、列電極に+V/3の電圧が印加されるとともに他の行電極に+V/3、他の列電極に零の電圧が印加され、前記第1の手順で着目セルの行電極に-V、列電極に零の電圧が印加されるとともに他の行電極に-V/3、他の列電極に-(2/3)Vの電圧が印加される時には、前記第2の手順で着目セルの行電極に零、列電極に-V/3の電圧が印加されるとともに他の行電極に-V/3、他の列電極に零の電圧が印加されることを特徴とする単一トランジスタ型強誘電体メモリへのデータ書込み方法。

IPC (7件)：

G11C 11/22 , G11C 14/00 , G11C 16/04 , H01L 27/10 451 , H01L 21/8247 , H01L 29/788 , H01L 29/792

FI (5件)：

G11C 11/22 , H01L 27/10 451 , G11C 11/34 352 A , G11C 17/00 621 Z , H01L 29/78 371

前のページに戻る