特許
J-GLOBAL ID：200903021888209088

アドレスデコーダおよび半導体記憶装置、並びに半導体装置

発明者：
児玉 隆明

児玉 隆明 について


出願人/特許権者：
株式会社沖マイクロデザイン宮崎

株式会社沖マイクロデザイン宮崎 について

, 
沖電気工業株式会社

沖電気工業株式会社 について


代理人 (1件)： 大垣 孝
公報種別：公開公報
出願番号（国際出願番号）：特願平9-164439
公開番号（公開出願番号）：特開平11-016365
出願日： 1997年06月20日
公開日（公表日）： 1999年01月22日
要約：
【要約】【課題】 アドレス指定信号A0〜A3に対し、第2の信号線330 〜337 のうちのいずれの信号線が導通状態になるかの予測を、従来に比べて行ないにくくする。【解決手段】 アドレス指定信号としてm(mは0〜7)を入力すると、少なくとも2種のアドレス指定信号mに対しては前記0〜n番の信号線330 〜337 のうちのm番以外の信号線の1つが導通状態になるように、スイッチング素子35を配置する。
請求項（抜粋）：
アドレス指定信号m(ただしmは0〜n)が入力される第1の信号線群と、該第1の信号線群に交差していて0〜n番の信号線で構成した第2の信号線群と、これら第1および第2の信号線群の交差点のうち所定の複数の交差点付近にそれぞれ設けられたスイッチング素子であって、第1の信号線に接続された制御信号入力端子を有し、かつ、該素子自体は第2の信号線に直列に接続されているスイッチング素子とを具え、前記アドレス指定信号mに応じて前記各スイッチング素子がオンまたはオフして前記第2の信号線群のうちのいずれか1つの信号線を第1の状態にするアドレスデコーダにおいて、少なくとも2種のアドレス指定信号mに対しては前記0〜n番の信号線のうちのm番以外の信号線が選択的に第1の状態になるように、前記所定の交差点を決めてあることを特徴とするアドレスデコーダ。
IPC (6件)：
G11C 11/413 ,  G11C 17/12 ,  H01L 27/10 481 ,  H01L 27/108 ,  H01L 21/8242 ,  H03K 19/177
FI (5件)：
G11C 11/34 302 A ,  H01L 27/10 481 ,  H03K 19/177 ,  G11C 17/00 304 A ,  H01L 27/10 681 F
引用特許：
審査官引用 (10件)
全件表示

前のページに戻る

TOP

BOTTOM