特許

J-GLOBAL ID：200903021919197547

半導体装置

発明者： 森下 敏之 ,  山口 仁
出願人/特許権者： 株式会社デンソー
代理人 (1件)： 佐藤 強
公報種別：公開公報
出願番号（国際出願番号）：特願平10-047515
公開番号（公開出願番号）：特開平11-251597
出願日： 1998年02月27日
公開日（公表日）： 1999年09月17日
要約：

【要約】【課題】 高耐圧化の促進と共に、オン抵抗の低減も同時に実現すること。【解決手段】 SOI基板21上には、シリコン酸化膜23及び26により囲まれた島状シリコン層24aが形成される。島状シリコン層24a内には、LDMOS37の構成要素として、実質的にI層として機能する電界緩和層28、N-拡散層より成るドリフト層29、Pウェル30a、チャネル形成用のPウェル30b、N型ソース層31、P+拡散層32、N+拡散層より成るドレインコンタクト層34が形成されると共に、そのドレインコンタクト層34の周囲にN型不純物を拡散した状態のディープドレイン領域33が形成される。ディープドレイン領域33の不純物濃度は、ドリフト層29及びドレインコンタクト層34の各不純物濃度の中間レベルに設定される。

請求項（抜粋）：

半導体基板(21)上に絶縁体(23、26)にて囲まれた島状領域(24a)を形成し、この島状領域(24a)内に半導体素子(37)を形成するようにした半導体装置において、前記島状領域(24a)に形成された第1導電型の第1半導体層(29)と、この第1半導体層(29)内に形成され、少なくとも当該第1半導体層(29)との界面にPN接合を形成する第2導電型の第2半導体層(30)と、前記第1半導体層(29)の表面側の所定領域に当該第1半導体層(29)と同型の高濃度不純物を導入することにより形成されたコンタクト層(34)と、前記第1半導体層(29)における前記コンタクト層(34)と隣接した領域若しくは当該コンタクト層(34)を含む領域に、上記第1半導体層(29)と同型の不純物を上記コンタクト層(34)よりも深く拡散した不純物拡散領域(33)とを備え、前記不純物拡散領域(33)の不純物濃度は、前記第1半導体層(29)の不純物濃度及び前記コンタクト層(34)の不純物濃度の中間レベルに設定されることを特徴とする半導体装置。

IPC (3件)：

H01L 29/786 ,  H01L 27/08 331 ,  H01L 29/78

FI (5件)：

H01L 29/78 616 S ,  H01L 27/08 331 E ,  H01L 29/78 301 W ,  H01L 29/78 617 J ,  H01L 29/78 622

引用特許：

審査官引用 (4件)

• 半導体装置およびその製造方法
  公報種別：公開公報   出願番号：特願平7-139273   出願人：日本電装株式会社
• 特開平4-273165
  
• LDMOSトランジスタ素子及びその製造方法
  公報種別：公開公報   出願番号：特願平9-221764   出願人：三星電子株式会社
• 特開平4-273165