特許
J-GLOBAL ID:200903021947146907
半導体装置の製造方法
発明者:
,
,
,
,
出願人/特許権者:
代理人 (1件):
芝野 正雅
公報種別:公開公報
出願番号(国際出願番号):特願2000-024448
公開番号(公開出願番号):特開2000-323427
出願日: 2000年02月01日
公開日(公表日): 2000年11月24日
要約:
【要約】【課題】 リーク電流の増大を抑制し特性の優れた半導体装置を提供すること。【解決手段】 MOSトランジスタの作成方法において、シリコン基板30の上に選択的にイオンを注入して低濃度不純物領域40aと高濃度不純物領域40bとを形成する毎に、個々にRTA法による高温短時間熱処理を行って、不純物の活性化と同時にイオン注入に起因して発生する結晶欠陥を回復させる。更に、高温短時間熱処理を行う毎に、個々に電気炉による低温熱処理を行い、高温の熱処理に起因して発生する結晶欠陥を回復させる。その後、低濃度不純物領域40aと高濃度不純物領域40bからなるソース/ドレイン領域40の表面層にチタンシリサイド膜42を形成する。
請求項(抜粋):
半導体基板の主表面に不純物領域を形成する工程と、前記不純物領域を活性化させるための高温の熱処理を行う工程と、前記高温の熱処理を行った後に、低温の熱処理を行う工程と、を含むことを特徴とした半導体装置の製造方法。
IPC (5件):
H01L 21/265 602
, H01L 21/265
, H01L 21/28 301
, H01L 29/78
, H01L 21/336
FI (5件):
H01L 21/265 602 B
, H01L 21/265 602 A
, H01L 21/28 301 T
, H01L 29/78 301 P
, H01L 29/78 301 F
Fターム (28件):
4M104AA01
, 4M104BB01
, 4M104BB19
, 4M104BB20
, 4M104BB21
, 4M104BB22
, 4M104BB24
, 4M104BB25
, 4M104BB26
, 4M104BB27
, 4M104BB28
, 4M104CC01
, 4M104DD37
, 4M104DD79
, 4M104DD80
, 4M104DD84
, 4M104GG09
, 4M104GG10
, 4M104GG14
, 4M104HH20
, 5F040DA14
, 5F040EC07
, 5F040EC13
, 5F040FA03
, 5F040FB02
, 5F040FB04
, 5F040FC11
, 5F040FC19
引用特許: