特許
J-GLOBAL ID：200903022003863564
通信用半導体集積回路およびアンプのオフセット補正方法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
大日方 富雄
公報種別：公開公報
出願番号（国際出願番号）：特願2002-333103
公開番号（公開出願番号）：特開2004-172693
出願日： 2002年11月18日
公開日（公表日）： 2004年06月17日
要約：
【課題】所定の時間内にオフセットキャンセル動作を完了することが可能な通信用半導体集積回路を提供する。【解決手段】複数の差動型可変利得アンプPGA1〜PGA3とフィルタLPF1〜3とが多段接続され受信信号を増幅する高利得増幅回路で、各可変利得アンプにオフセット補正回路OFC1〜OFC3をフィルタを構成する抵抗素子と並列にスイッチ素子を設けてオン、オフに応じてフィルタの次数を切替え可能に構成し、ロウパス・フィルタを低次のフィルタにしてオフセットの補正を行ない、その後短絡用のスイッチ素子をオフさせて可変利得アンプの出力を素早く収束させた後、次数切替え用のスイッチ素子をオフさせてロウパス・フィルタを高次のフィルタに切り替えて前段の可変利得アンプの出力を後段の可変利得アンプに入力させ、後段のオフセット補正を行なうようにした。【選択図】 図2
請求項（抜粋）：
複数の差動型可変利得アンプと複数のフィルタ回路が多段に接続されてなり、前記複数の可変利得アンプの各オフセットを補正可能なオフセット補正回路を有し受信信号を増幅する増幅回路を備えた通信用半導体集積回路であって、
前記複数のフィルタ回路のそれぞれは、抵抗素子を含む2次以上の高次フィルタ回路として構成されてなり、いずれかの抵抗素子と並列にスイッチ素子が接続され該スイッチ素子がオン状態にされることに応じて低次数のフィルタ回路に変更可能にされ、前記オフセット補正回路による対応する可変利得アンプのオフセット補正の際に該可変利得アンプの次段のフィルタ回路は低次数のフィルタに切り替えられ、オフセット補正終了後に該フィルタ回路が高次数のフィルタに切り替えられることを特徴とする通信用半導体集積回路。
IPC (2件)：
FI (2件)：
Fターム (69件)：
5J069AA01
, 5J069CA13
, 5J069FA18
, 5J069HA08
, 5J069HA25
, 5J069HA26
, 5J069HA29
, 5J069HA38
, 5J069KA02
, 5J069KA05
, 5J069KA07
, 5J069KA32
, 5J069KA33
, 5J069KA34
, 5J069KA41
, 5J069KA53
, 5J069MA01
, 5J069MA08
, 5J069SA13
, 5J069TA01
, 5J069TA02
, 5J069TA03
, 5J069TA06
, 5J091AA01
, 5J091CA13
, 5J091FA18
, 5J091HA08
, 5J091HA25
, 5J091HA26
, 5J091HA29
, 5J091HA38
, 5J091KA02
, 5J091KA05
, 5J091KA07
, 5J091KA32
, 5J091KA33
, 5J091KA34
, 5J091KA41
, 5J091KA53
, 5J091MA01
, 5J091MA08
, 5J091SA13
, 5J091TA01
, 5J091TA02
, 5J091TA03
, 5J091TA06
, 5J500AA01
, 5J500AC13
, 5J500AF18
, 5J500AH08
, 5J500AH25
, 5J500AH26
, 5J500AH29
, 5J500AH38
, 5J500AK02
, 5J500AK05
, 5J500AK07
, 5J500AK32
, 5J500AK33
, 5J500AK34
, 5J500AK41
, 5J500AK53
, 5J500AM01
, 5J500AM08
, 5J500AS13
, 5J500AT01
, 5J500AT02
, 5J500AT03
, 5J500AT06
