特許

J-GLOBAL ID：200903022004492209

積層型チップインダクタ

発明者： 岡本 悟 ,  佐々木 浩三 ,  熊谷 修美
出願人/特許権者： TDK株式会社
代理人 (1件)： 若田 勝一
公報種別：公開公報
出願番号（国際出願番号）：特願2003-429343
公開番号（公開出願番号）：特開2005-191191
出願日： 2003年12月25日
公開日（公表日）： 2005年07月14日
要約：

【課題】Q特性を向上させることが可能となる構成の積層型チップインダクタを提供する。 【解決手段】導体パターン2a、2bを形成した磁性体または非磁性体からなる絶縁層を、各層の導体パターン2a、2b間をスルーホールにより接続して積層すると共に、該積層体内部に連続的なコイル状導体2を形成する。コイル状導体2の両端の引き出し導体5a、5bを、積層体1の積層方向に直角方向をなす両端部の端子電極4a、4bに接続する。スルーホールにより接続される各層の導体パターン2a、2bにおけるスルーホールとの接合部6a、7aのパターンの幅を、導体パターン2a、2bの幅より大きく、かつ導体パターン2a、2bの外縁より外側に突出して形成する。これによりコイル状導体2で発生するフラックスが接合部6a、7aの通過を阻害する度合いが減少しQが向上する。【選択図】図1

請求項（抜粋）：

導体パターンを形成した磁性体または非磁性体からなる絶縁層を、各層に形成した導体パターン間をスルーホールにより接続して積層すると共に、積層体内部に連続的なコイル状導体を形成し、該コイル状導体の両端の引き出し導体を、前記積層体の積層方向に直角方向をなす両端部の端子電極に接続してなる積層型チップインダクタであって、 前記スルーホールにより接続される各層の導体パターンにおける前記スルーホールとの接合部のパターンの幅が、前記導体パターンの幅より大きく、かつ導体パターンの外縁より外側に突出して形成されていることを特徴とする積層型チップインダクタ。

IPC (1件)：

H01F17/00

FI (1件)：

H01F17/00 D

Fターム (6件)：

5E070AA01 ,  5E070AB01 ,  5E070AB06 ,  5E070CB02 ,  5E070CB13 ,  5E070CB17

引用特許：

出願人引用 (2件)

• 積層型電子部品
  公報種別：公開公報   出願番号：特願2000-193839   出願人：ティーディーケイ株式会社
• 非水電解液二次電池
  公報種別：公開公報   出願番号：特願平11-301867   出願人：三井化学株式会社